

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-131024

(43)Date of publication of application : 09.05.2002

(51)Int.Cl.

G01B 11/16

G01L 1/24

G02B 6/00

H02G 1/06

H02G 3/30

H02G 9/00

(21)Application number : 2000-323699

(71)Applicant : DAI ICHI HIGH FREQUENCY CO
LTD

(22)Date of filing : 24.10.2000


(72)Inventor : KOBAYASHI RYOJI
KEMIZAKI KAZUHIRO
HIRAMATSU YOSHIMASA
TSUCHIYA YASUKI

(54) FIXING METHOD OF OPTICAL FIBER CABLE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a fixing method capable of fixing an optical fiber cable for distortion measurement to a structure in a state of applying elastic expansion distortion uniformly in the longitudinal direction and also capable of maintaining the state for a long period.

SOLUTION: An optical fiber cable 2 is touched or brought close to a surface of a structure 1 to be fixed in a state of applying tension to cause desired elastic expansion distortion, a coated layer 8 is formed by coating more than half range of outer edge of the cable 2 with a reaction hardenability resin radical composite formulated with aggregate together with the surface nearby the cable 2, then, the surface is fixed as a supporting face by hardening the composite. The coated layer 8 of the composite formulated with aggregate keeps tack power for a long period and also producing no creep, so that the cable 2 may be fixed to the surface with remaining the state of applying elastic expansion distortion uniformly for a long period.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-323699

(P2000-323699A)

(43) 公開日 平成12年11月24日 (2000. 11. 24)

(51) Int.Cl. ⁷	識別記号	F I	キーワード (参考)
H 0 1 L 27/146		H 0 1 L 27/14	C
27/14		H 0 4 N 5/32	
31/10		5/335	E
H 0 4 N 5/32		H 0 1 L 27/14	K
5/335		31/10	A
審査請求 有 請求項の数 8 O L (全 47 頁)			

(21) 出願番号 特願2000-99009 (P2000-99009)
(62) 分割の表示 特願平6-313392の分割
(22) 出願日 平成6年12月16日 (1994. 12. 16)

(31) 優先権主張番号 特願平5-331690
(32) 優先日 平成5年12月27日 (1993. 12. 27)
(33) 優先権主張国 日本 (J P)
(31) 優先権主張番号 特願平6-196640
(32) 優先日 平成6年8月22日 (1994. 8. 22)
(33) 優先権主張国 日本 (J P)
(31) 優先権主張番号 特願平6-196641
(32) 優先日 平成6年8月22日 (1994. 8. 22)
(33) 優先権主張国 日本 (J P)

(71) 出願人 000001007
キヤノン株式会社
東京都大田区下丸子3丁目30番2号
(72) 発明者 海部 紀之
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内
(72) 発明者 小林 功
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内
(74) 代理人 100065385
弁理士 山下 穰平


最終頁に続く

(54) 【発明の名称】 光電変換装置

(57) 【要約】

【課題】 配線密度を小さくし、歩留まりを向上する。

【解決手段】 基体上に複数の光電変換素子を二次元的に配置してなる光電変換装置であって、該二次元的に配置された複数の光電変換素子に対して上下方向あるいは左右方向に配された制御配線あるいは信号配線のうち奇数番目と偶数番目をそれぞれ対向する側に取り出し、各取り出し側でそれぞれ複数の集積回路素子に接続されている。



【特許請求の範囲】

【請求項1】 基体上に複数の光電変換素子を二次元的に配置してなる光電変換装置であって、該二次元的に配置された複数の光電変換素子に対して上下方向あるいは左右方向に配された制御配線あるいは信号配線のうち奇数番目と偶数番目をそれぞれ対向する側に取り出し、各取り出し側でそれぞれ複数の集積回路素子に接続されている光電変換装置。

【請求項2】 基体上に複数の光電変換素子を二次元的に配置してなる光電変換装置であって、該二次元的に配置された複数の光電変換素子に対して上下方向あるいは左右方向に配された制御配線あるいは信号配線、該制御配線あるいは信号配線に接続された複数の集積回路素子とを有し、一つの集積回路素子ごとに連続する該制御配線あるいは信号配線を接続し、この集積回路素子を左右または上下に振り分けてなる光電変換装置。

【請求項3】 基台上に設けられた、X線を受けて電気信号に変換する光電変換素子の複数の二次元的に配置した光電変換部を有する基板の複数、該光電変換素子に供給される信号または該光電変換素子から出力された信号のために設けられた集積回路素子、該基台と該集積回路素子を収容するケース、を有する光電変換装置。

【請求項4】 請求項3に記載の光電変換装置において、該ケースはカーボンファイバー製である光電変換装置。

【請求項5】 請求項3乃至4に記載の光電変換装置において、該基台の該光電変換素子の受けるX線の入射側と反対側に設けられた鉛板を有する光電変換装置。

【請求項6】 請求項5に記載の光電変換装置において、該鉛板は処理回路をX線から保護するために設けられる光電変換装置。

【請求項7】 請求項3乃至6のいずれか1項に記載の光電変換装置において、該光電変換部を有する基板の上には蛍光体を有する光電変換装置。

【請求項8】 請求項7に記載の光電変換装置において、該蛍光体はX線を可視光に変換するために設けられる光電変換装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、光電変換装置に係わり、たとえばファクシミリ、デジタル複写機あるいはX線撮像装置等の等倍読み取りを行うことの可能な一次元もしくは二次元の光電変換装置に関する。

【0002】

【従来の技術】 【関連技術】 従来、ファクシミリ、デジタル複写機あるいはX線撮像装置等の読み取り系としては縮小光学系とCCD型センサを用いた読み取り系が用いられていた。しかしながら近年、水素化アモルファスシリコン（以下、a-Siと記す）に代表される光電変

換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取るいわゆる密着型センサの開発が進み実用化され又はされつつある。特にa-Siは光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下TFETと記す）の半導体材料としても用いることができるので光電変換半導体層とTFETの半導体層とを同時に形成することができ都合がよい。

【0003】 図4（a）、図4（b）は夫々従来の光センサの構成の一例を説明するための模式的断面図であり、図4（a）、図4（b）は夫々光センサの層構成の一例を示し、図4（c）は駆動方法を説明するための概略的回路図であり、図4（a）及び図4（b）に共通した代表的な駆動方法の一例を示している。図4（a）、図4（b）共にフォト・ダイオード型の光センサであり、図4（a）はPIN型、図4（b）はショットキー型と称されている。図4（a）、図4（b）中1は絶縁基板、2は下部電極、3はp型半導体層（以下p層と記す）、4は真性半導体層（以下i層と記す）、5はn型半導体層（以下n層と記す）、6は透明電極である。図4（b）のショットキー型では下部電極2の材料を適宜選択して、下部電極2からi層4に不要な電子が注入されないようショットキーバリア層が形成されている。

【0004】 図4（c）において、10は上記光センサを記号化して表わした光センサを示し、11は電源、12は電流アンプ等の検出部を示している。光センサ10中Cで示された方向は図4（a）、図4（b）中の透明電極6側、Aで示された方向が下部電極2側であり電源11はA側に対しC側に正の電圧が加わるように設定されている。ここで動作を簡単に説明する。

【0005】 図4（a）、図4（b）に示されるように、矢印で示された方向から光が入射され、i層4に達すると、光は吸収され電子とホールが発生する。i層4には電源11により電界が印加されているため電子はC側、つまりn層5を通過して透明電極6に移動し、ホールはA側、つまり下部電極2に移動する。よって光センサ10に光電流が流れたことになる。また、光が入射しない場合i層4で電子もホールも発生せず、また、透明電極内6のホールはn層5がホールの注入阻止層として働き、下部電極2内の電子は図4（a）のPIN型ではp層3が、図4（b）のショットキー型ではショットキーバリア層が、電子の注入阻止層として働き、電子、ホール共に移動できず、電流は流れない。このように光の入射の有無で回路を流れる電流が変化する。これを図4（c）の検出部12で検出すれば光センサとして動作する。

【0006】

【発明が解決しようとする課題】 しかしながら、上記従来の光センサでSN比が高く、かつ低コストの光電変換装置を生産するのは難しい。以下その理由について説明

する。

【0007】第一の理由は、図4(a)のPIN型、図4(b)のショットキー型は共に2カ所に注入阻止層が必要となるにある。

【0008】図4(a)のPIN型において注入阻止層であるn層5は電子を透明電極6に導くと同時にホールがi層4に注入するのを阻止する特性が必要である。どちらかの特性を逸すれば光電流が低下したり、光が入射しない時の電流(以下暗電流と記す)が発生、増加することになりSN比の低下の原因になる。この暗電流はそれ自身がノイズと考えられると同時にショットノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでおりたとえ検出部12で暗電流を差し引く処理をしても、暗電流に伴う量子ノイズを小さくすることはできない。

【0009】通常この特性を向上させるためi層4やn層5の成膜の条件や、作成後のアニールの条件の最適化を図る必要がある。しかし、もう一つの注入阻止層であるp層3についても電子、ホールが逆ではあるが同等の特性が必要であり、同様に各条件の最適化が必要である。通常、前者n層の最適化と後者p層の最適化の条件は同一でなく、両者の条件を同時に満足させるのは困難である。

【0010】つまり、同一光センサ内に2カ所の注入阻止層が必要なのは高SN比の光センサの形成を難しくする。

【0011】これは図4(b)のショットキー型においても同様である。また図4(b)のショットキー型においては片方の注入阻止層にショットキーバリア層を用いているが、これは下部電極2とi層4の仕事関数の差を利用するもので、下部電極2の材料が限定されたり、界面の局在準位の影響が特性に大きく影響し、条件を満足させるのはさらに難しい。

【0012】また、さらにショットキーバリア層の特性を向上させるために、下部電極2とi層4の間に100オングストローム前後の薄いシリコンや金属の酸化膜、窒化膜を形成することも報告されているが、これはトンネル効果を利用し、ホールを下部電極2に導き、電子のi層4への注入を阻止する効果を向上させるもので、やはり仕事関数の差を利用しているため下部電極2の材料の限定は必要である。加えて電子の注入の阻止とトンネル効果によるホールの移動という逆の性質を利用するため酸化膜や窒化膜は100オングストローム前後と非常に薄くすることが要求される。そしてその厚さや膜質の制御は難しく生産性は低下する。

【0013】また、注入阻止層が2カ所必要なことは生産性を低下させるだけでなくコストもアップする要因となる。これは注入阻止層が特性上重要なため2カ所中1カ所でもゴミ等で欠陥が生じた場合、光センサとしての所望の特性が得られないからである。

【0014】第二の理由を図2を用いて説明する。図2

は薄膜の半導体膜で形成した電界効果型トランジスタ(TFT)の層構成を示している。TFTは光電変換装置を形成するうえで制御部の一部として利用することがある。図中図4と同一なものは同番号で示してある。図2において、7はゲート絶縁膜であり、60は上部電極である。形成法を順を追って説明する。絶縁基板1上にゲート電極(G)として働く下部電極2、ゲート絶縁膜7、i層4、n層5、ソース、ドレイン電極(S、D)として働く上部電極60を順次成膜し、上部電極60をエッチングしてソース、ドレイン電極を形成し、その後n層5をエッチングしてチャネル部を構成している。TFTの特性はゲート絶縁膜7とi層4の界面の状態に敏感で通常その汚染を防ぐために同一真空内で連続に堆積する。

【0015】従来の光センサをこのTFTと同一基板上に形成する場合、この層構成が問題となりコストアップや特性の低下を招く。この理由は図4に示した従来の光センサの構成が、図4(a)のPIN型が電極/p層/i層/n層/電極、図4(b)のショットキー型が電極/i層/n層/電極という構成であるのに対し、TFTは電極/絶縁膜/i層/n層/電極という構成で両者の層構成が異なるからである。これは同一プロセスで光センサ、TFTを同時に形成できないことを示し、必要な場所に必要層を形成するためフォトリソ工程などが繰り返されるプロセスの複雑化による歩留まりの低下、コストアップを招く。また、i層/n層を共通化するにはゲート絶縁膜7やp層3のエッチング工程が必要となり、先に述べた光センサの重要な層である注入阻止層のp層3とi層4が同一真空内で成膜できなかったり、TFTの重要なゲート絶縁膜7とi層4の界面がゲート絶縁膜のエッチングにより汚染され、特性の劣化やSN比の低下の原因になる。

【0016】また、前述した図4(b)のショットキー型の特性を改善するため下部電極2とi層4の間に酸化膜や窒化膜を形成したものは膜構成の順は同一であるが先に述べたように酸化膜や窒化膜は100オングストローム前後である必要がありゲート絶縁膜と共用することは困難である。図3にゲート絶縁膜とTFTの歩留まりについて、我々が実験した結果を示す。ゲート絶縁膜厚が1000オングストローム以下で歩留まりは急激に低下し、800オングストロームで歩留まりは約30%、500オングストロームで歩留まりは0%、250オングストロームではTFTの動作すら確認できなかった。トンネル効果を利用した光センサの酸化膜や窒化膜と、電子やホールを絶縁しなければならないTFTのゲート絶縁膜を共用化することは明らかに困難であり、これをデータが示している。

【0017】またさらに、図示していないが電荷や電流の積分値を得るのに必要となる素子である容量素子(以下コンデンサと記す)を従来の光センサと同一の構成で

リークが少ない良好な特性ものを作るのは難しい。コンデンサは2つの電極間に電荷を蓄積するのが目的なため電極間の中間層には必ず電子とホールを移動を阻止する層が必要であるのに対し、従来の光センサは電極間に半導体層のみ利用しているため熱的にリークの少ない良好な特性の中間層を得るのは難しいからである。

【0018】このように光電変換装置を構成するうえで重要な素子であるTFTやコンデンサとプロセス的にまたは特性的にマッチングが良くないことは複数の光センサを一次元もしくは二次元に多数配置し、この光信号を順次検出するようなシステム全体を構成するうえで工程が多くかつ複雑になるため歩留まりが非常に悪く、低コストで高性能多機能な装置を作るうえで重大な問題になる場合がある。

【0019】【発明の目的】本発明の目的はSN比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを提供することを目的とする。

【0020】又、本発明は歩留まりが高く、生産が容易な光電変換装置及びそれを有するシステムを提供することを目的とする。

【0021】加えて本発明は、TFTと同一プロセスで形成することが可能で、生産プロセスの複雑化を生じることなく、低コストで作製可能な光電変換装置、その駆動方法及びそれを有するシステムを提供することを目的とする。

【0022】

【課題を解決するための手段】本発明は、上記課題を解決するための手段として、基体上に複数の光電変換素子を二次元的に配置してなる光電変換装置であって、該二次元的に配置された複数の光電変換素子に対して上下方向あるいは左右方向に配された制御配線あるいは信号配線のうち奇数番目と偶数番目をそれぞれ対向する側に取り出し、各取り出し側でそれぞれ複数の集積回路素子に接続されている光電変換装置を提供する。

【0023】また本発明は、基体上に複数の光電変換素子を二次元的に配置してなる光電変換装置であって、該二次元的に配置された複数の光電変換素子に対して上下方向あるいは左右方向に配された制御配線あるいは信号配線、該制御配線あるいは信号配線に接続された複数の集積回路素子とを有し、一つの集積回路素子ごとに連続する該制御配線あるいは信号配線を接続し、この集積回路素子を左右または上下に振り分けてなる光電変換装置を提供する。

【0024】また本発明は、基台上に設けられた、X線を受けて電気信号に変換する光電変換素子の複数の二次元的に配置した光電変換部を有する基板の複数、該光電変換素子に供給される信号または該光電変換素子から出力された信号のために設けられた集積回路素子、該基台と該集積回路素子を収容するケース、を有する光電変換装置を提供する。

【0025】

【実施例】以下、本発明を必要に応じて図面を参照しながら説明する。

【0026】【実施例1】図1(a)および図1(b)は、それぞれ順に、本発明の第1の実施例に係る光電変換装置の光電変換部を説明するための模式的層構成図、光電変換装置の概略的回路図である。

【0027】図1(a)においては、1はガラスなどで形成される絶縁基板、2はAlやCrなどで形成される下部電極である。70は電子、ホール共に通過を阻止する窒化シリコンSiNなどで形成される絶縁層であり、その厚さはトンネル効果により電子、ホールが通過できないほどの厚さである500オングストローム以上に設定される。4は水素化アモルファスシリコン(a-Si:H)の真性半導体i層で形成される光電変換半導体層、5は光電変換半導体層4に透明電極6側からのホールの注入を阻止するa-Siのn⁺層で形成される注入阻止層、透明電極6はITOのようなインジウム又はスズを含む化合物、酸化物などで形成される。

【0028】図1(b)において100は図1(a)で示した光電変換部を記号化したものでDが透明電極6側、Gが下部電極2側の電極を示している。120は検出部、110は電源部であり、電源部110はD電極に正の電位を与える正電源111、負の電位を与える負電源112の両者を切り換えるスイッチ113で構成される。スイッチ113はリフレッシュモードではrefresh側、光電変換モードではread側に接続されるよう制御される。

【0029】ここで本実施例で使用している光電変換部100の動作について説明する。図5(a)、図5(b)はそれぞれ本実施例のリフレッシュモードおよび光電変換モードの動作を示す光電変換部のエネルギーバンド図で、光電変換部の各層の厚さ方向の状態を表している。

【0030】リフレッシュモード(a)において、D電極はG電極に対して負の電位が与えられているため、i層4中の黒丸で示されたホールは電界によりD電極に導かれる。同時に白丸で示された電子はi層4に注入される。この時一部のホールと電子はn層5、i層4において再結合して消滅する。十分に長い時間この状態が続けばi層4内のホールはi層4から掃き出される(図5(a))。

【0031】この状態で光電変換モード(b)になると、D電極はG電極に対して正の電位が与えられるためi層4中の電子は瞬時にD電極に導かれる。しかしホールはn層5が注入阻止層として働くためi層4に導かれることはない。この状態でi層4内に光が入射すると光は吸収され電子・ホール対が発生する。この電子は電界によりD電極に導びかれ、ホールはi層4内を移動し絶縁層70の界面に達する。しかし、絶縁層70内には移

動できないため、i層4内に留まることになる。この時電子はD電極に移動し、ホールはi層4内の絶縁層70界面に移動するため、素子内の電気的中性を保つため、電流がG電極から検出部120に流れる。この電流は光により発生した電子・ホール対に対応するため入射した光に比例する(図5(b))。

【0032】ある期間光電変換モード(b)を保った後、再びリフレッシュモード(a)の状態になると、i層4内に留まっていたホールは前述のようにD電極に導びかれ、同時にこのホールに対応した電荷が検出部120に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、検出部120に流れる電荷は光の総量に対応する。この時i層4内に注入される電子の量に対応した電荷も流れるが、この量はおよそ一定なため差し引いて検出すればよい。

【0033】つまり、本実施例においての光電変換部100は、リアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本実施例の大きな特徴といえる。検出部120は目的に応じてどちらか一方、もしくは両方を検出すればよい。

【0034】ここで図6を用いて本実施例の動作について説明する。

【0035】図6は図1の光電変換装置における動作のタイミングチャートである。図中 V_{dg} は光電変換部100のG電極に対するD電極の電位であり、Pは光の入射の状態を示し、ONで光が入射の状態、OFFで光の入射がない。つまりダーク状態を示している。 I_s は検出部120に流れ込む電流を示し、横軸方向は時間の経過を示す。

【0036】始めにスイッチ113がrefresh方向に接続されるとリフレッシュモードに入り、 V_{dg} は負電圧となり、図5(a)のようにホールが掃き出され、また電子がi層4に注入されるにともない検出部120には図6のEで示される負の突入電流Eが流れる。その後リフレッシュモードは終了し、スイッチ113がread方向に接続されるとi層4内の電子が掃き出され正の突入電流E'が流れ光電変換モードに入る。この時光が入射されているとAで示される光電流Aが流れる。もし同様な動作でダーク状態であればA'で示されるように電流は流れない。よって光電流Aを直接、もしくは一定の期間、光電流Aを積分すれば光の入射を検出できる。

【0037】また、Aの状態からスイッチ113がrefresh方向に接続されると突入電流Bが流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流Bを積分もしくは積分相当の値を得ればよい。直前の光電変換モードで光が入射していなければ突入電流はB'のように小さくなり、その差を検出すれば、光の入射を検出できる。また

前述の突入電流E'やE''はおおよそ突入電流B'と等しいため、突入電流Bからこれらを差し引いてもよい。

【0038】また、さらに、同じ光電変換モード期間であっても光の入射の状態が変化すれば、C、C'のように I_s は変化する。これを検出しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。

【0039】しかしながら、何らかの理由により、光電変換モードの期間が長くなったり、入射する光の照度が強い場合、Dのように光の入射があるにもかかわらず電流が流れないことがある。これは図5(c)のように、i層4内にホールが多数留まり、このホールのためi層4内の電界が小さくなり、発生した電子がD電極に導びかれなくなり、i層4内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればi層4内のホールは掃き出され、次の光電変換モードではA'のようにAと等しい電流が得られる。

【0040】以上の説明において、入射光は一定で説明したが、入射光の強弱によりA、B、Cの電流はともに連続的に変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることはいうまでもない。

【0041】また、前述の説明において、リフレッシュモードで、i層4内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるAもしくはCにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Bの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がDの状態、すなわち図5(c)の状態になればよく、リフレッシュモードの V_{dg} の電圧、リフレッシュモードの期間、および、n層5の注入阻止層の特性を決めればよい。

【0042】また、さらに、リフレッシュモードにおいて、i層4への電子の注入は必要条件でなく、 V_{dg} の電圧は負に限定されるものでもない。ホールの一部がi層4から掃き出されればよい。ホールが多数i層4に留まっている場合には、たとえ V_{dg} が正の電圧であってもi層4内の電界はホールをD電極に導く方向に加わるからである。n層5の注入阻止層の特性も同様に電子をi層4に注入できることが必要条件ではない。

【0043】図7(a)、図7(b)、図7(c)、図7(d)は、それぞれ検出部の構成例を示したものである。121は電流Ampで代表される電流計、122は電圧計、123は抵抗器、124はコンデンサ、125はスイッチ素子、126はオペアンプである。

【0044】図7(a)は直接電流を検出するもので、電流計121の出力は電圧や、増幅された電流である。

図7(b)は電流を抵抗器123に流して電圧を電圧計122で検出している。図7(c)は電荷をコンデンサ124に蓄積し、その電圧を電圧計122で検出している。図7(d)はオペアンプ126により電流の積分値を電圧として検出している。図7(c)、図7(d)においてスイッチ素子125は毎回の検出に対して初期値を与える役割をし、検出の方法によって高抵抗の抵抗器に置き換えることも可能である。

【0045】電流計や電圧計は、トランジスタやこれを組み合わせたオペアンプ、抵抗、コンデンサ等で構成し、高速で動作するものを使用することができる。検出部はこれら4種に限定するものでなく、電流もしくは電荷を直接もしくは積分値を検出できればよく、電流もしくは電圧値を検出する検出器と、抵抗器、コンデンサ、スイッチ素子を組合せ、複数の光電変換部を同時もしくは順次出力するよう構成することもできる。

【0046】ラインセンサやエリアセンサを構成する場合は、電源部の配線やスイッチ素子と組合せてマトリクスで1000ヶ以上の光電変換部の電位を制御し、また検出する。この場合、スイッチ素子やコンデンサ、抵抗の一部は光電変換部と同一基板上に構成するとSN比や、コスト面で有利である。この場合、本実施例の光電変換部は代表的なスイッチ素子であるTFTと同一膜構成のため同一プロセスで同時に形成することが可能であり低コストの高SN比の光電変換装置が実現できる。

【0047】【実施例2】図8は、本発明の光電変換装置の第2の実施例を示す回路図である。なお先に説明した図と同一部分には同一符号を付している。光電変換部100の層構成については図3(a)と同一である。114はD電極に正の電位を与える電源、115は光電変換部のリフレッシュモードにおいてG電極に正の電位を与える電源、および116は各モードを切り換える切り換えスイッチ素子である。このとき電源115は電源114と同等もしくは高電圧に設定されている。

【0048】本実施例では、細く4つのモードを持ち、それぞれ、①光電変換部リフレッシュモード、②G電極初期化モード、③蓄積モード、④検出モードである。①の光電変換部リフレッシュモードは前記実施例のリフレッシュモードと、また②、③、④のG電極初期化モード、蓄積モード、検出モードは前記実施例の光電変換モードと光電変換部100各層に同じ方向に電界が加っており、光電変換部100の動作は基本的に同じである。以下各モードについて順次説明する。

【0049】光電変換部リフレッシュモード①ではスイッチ素子116は図中のrefreshの位置に接続され、電源115によってG電極には正の電位が与えられる。D電極には電源114により正の電位が与えられており、つまり、D電極のG電極の電位に対しての電位 V_{dg} はおよそ0もしくは負の電圧が与えられたことになる。すると光電変換部100内のホールは掃き出され

リフレッシュされる。

【0050】次にスイッチ素子116は、GNDの位置に接続されG電源初期化モード②に移行しG電極はGND電位が与えられる。このとき V_{dg} は正の電圧になり、光電変換部100は突入電流が流れた後光電変換モードになる。

【0051】次にスイッチ素子116はopenの位置になり、蓄積モード③に移行し、G電極は直流的にオープンになる。しかし、実際には点線で示された光電変換部100の等価的な容量成分 C_s や浮遊容量 C_o により電位は保たれる。ここで光電変換部100に光が入射していると対応する電流がG電極から流れ出し、G電極の電位は上昇する。つまり、 C_s や C_o に光の入射情報が電荷として蓄積される。一定の蓄積時間後スイッチ素子116がsenseの位置に接続されると検出モード④に移行しG電極の電位はGND電位に再び戻される。この時同時に C_s 、 C_o に蓄積された電荷は検出部120に流れるが、この電荷は蓄積モードで光電変換部100から流れ出た電流の積分と等しく、つまり光の入射の総量として検出部120により検出される。

【0052】さらに、スイッチ素子116は再びrefresh位置に接続され以下動作が繰り返される。

【0053】以上本実施例の特徴は、簡単な素子の組合せで、一定な長期間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにありこのことは複数の光電変換部をもつ高SN比の光電変換装置が低コストで構成できることを示している。

【0054】本実施例の光電変換部の動作は基本的に第1の実施例と等しいが、異なる点は光電変換モード中にG電極の電位が上昇し、 V_{dg} が低下することである。このことは少ない光の入射量で図5の(c)で示す状態になりやすいと言え、正常動作における入射光量の制限に成り得るが、これは浮遊容量 C_o と並列に積極的に大きな蓄積用コンデンサを挿入することで容易に改善できる。

【0055】また検出部120は、コンデンサ124、スイッチ素子125、オペアンプ126で構成され、検出モード時に流れ込んだ電荷をコンデンサ124に蓄え、電圧に変換し、バッファアンプを介して出力しており、このため検出モード時にG電極は完全なGND電位にならないが、基本的な動作に影響を与えるものでない。なおコンデンサ124は他のモード時に、スイッチ素子125により初期化される。また、切り換えスイッチ素子116は多極性である必要もなく、たとえばTFTのようなスイッチ素子を3ヶで構成することもできる。

【0056】【実施例3】図9(a)、図9(b)、図9(c)は夫々光電変換部100の別の実施例を示す層構成図である。なお、先に説明した図と同一部分には同一符号を付している。

【0057】図9(a)において、101は透明な絶縁基板であり、21は透明な導電層を用いた下部透明電極である。61は上部電極であり、必ずしも透明である必要はなく、Al等の金属でよい。入射光は透明絶縁基板101、透明電極21、絶縁層70を通過してi層4に入射する。

【0058】図9(b)において、62は上部電極であり、この電極はn層5を完全に覆っていない。よって、光はn層5を通過させてi層4に入射することができる。つまり電極62はAl等の金属でよく透明である必要はない。キャリアは上部電極62を通して外部に出力される。

【0059】図9(c)は、電極61を直接i層4上に堆積している。この構成では電極61からi層4へのホールの注入を電極61とi層4の仕事関数の差からできる、ショットキーバリア層で阻止している。したがって、先に述べたn層5は堆積する必要はなく、さらに低コストの光電変換装置が構成できる。

【0060】以上の説明から明らかなように、光電変換部は実施例で示したものに限定するものではない。つまり第一の電極層、ホールおよび電子の移動を阻止する絶縁層、光電変換半導体層、第二の電極層があり、第二の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入を阻止する注入阻止層があればよい。

【0061】また、以上の説明において、キャリアであるホールと電子との関係を逆にして構成してもよい。たとえば注入阻止層はp層でもよい。この場合、上述の説明において、電圧や電界の印加を逆にし他の構成部を構成すれば同様の動作となる。

【0062】さらに光電変換半導体はi層に限定するものでない。光が入射して電子、ホール対を発生する光電変換機能をもっていればよい。層構成も一層でなく多層で構成してもよく、また、組成などを層厚方向に連続的に変化させて連続的に特性を変化させたものでもよい。

【0063】またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。また絶縁基板上への各層の堆積順も第一の電極、絶縁層…に限定されず、逆に第二の電極、注入阻止層…の順、つまり逆の順に積層した構成でもよい。

【0064】もちろん図9(a)～図9(c)で説明した構成の光電変換部を有する場合も、上述した駆動方法を適用できるのはいうまでもない。

【0065】[実施例4]図10(a)は本実施例に係る光電変換装置内の光電変換素子100、スイッチ素子であるTFT200および配線層400の模式的層構成図、図10(b)は光電変換装置の概略的回路図である。図10(a)において、図3と同じ番号で示される部分は同じものを示す。

【0066】本実施例においては下部電極2および上部電極6を不透明電極で形成し、上部電極6は注入阻止層

5を完全に覆わない構成にし上部より注入阻止層5を通して光の入射を可能にしている。しかし例えばITO等の透明電極で上部もしくは下部電極を形成すれば上部電極6は注入阻止層5を覆う構成でも光の入射は可能である。

【0067】また、202はAlやCr等で形成されるゲート電極、207は窒化シリコンSiNで形成されるゲート絶縁層、204は水素化アモルファスシリコンa-Siの真性半導体i層で形成された半導体層、205は半導体層204とソース電極206およびドレイン電極208との間で電子の移動をさせるa-Siのn層で形成されるオーミックコンタクト層である。

【0068】ソース電極206およびドレイン電極208はAlやCrなどの金属やポリシリコンで形成される。また光電変換素子100の上部電極106とTFT200のソース電極206はAlやCrの配線406で接続している。

【0069】図から明らかなように光電変換部とTFTの層構成は同一であり同一絶縁基板1上に同一材料で同時に成膜することができ、また配線層も光電変換部とTFTの各電極と同時に形成することが可能であり、共通の膜で構成することにより簡易的なプロセスで形成することができる。

【0070】尚、図10(a)においてはスイッチ素子であるTFT200は1つが接続された例が示されているが、これは1つに限られるわけではない。

【0071】図10(b)において、100は図10(a)で示した光電変換素子を記号化したもので、Dが上部電極6側、Gが下部電極2側の電極を示している。120は検出部、110は電源部であり、電源部110はD電極に正の電位を与える正電源111、負の電位を与える負電源112で構成される。また、図中210および211は図10(a)で示したTFTを記号化したもので、g、sおよびdがそれぞれゲート電極202、ソース電極206およびドレイン電極208を示している。図10(a)では前述したように代表してTFT200とし1個のみ示しているが実際には図10(b)に示したようにTFT210と211共に同一絶縁基板上に形成している。それぞれのゲート電極は制御部130に接続されており、この制御部130によりリフレッシュモードではrefresh-TFT210、光電変換モードではread-TFT211がonするように制御されている。

【0072】尚、本実施例においては、実施例1において説明したスイッチ113をread-TFT211とrefresh-TFT210とに具体的に示しており、実施例1でのreadとrefreshの選択を制御部130からの信号によることが図10(b)に明記されているが、光電変換部の駆動方法については実施例1についての説明を適用することができる。

【0073】本実施例においては光電変換部と代表的なスイッチ素子であるTFTとを少なくとも一部が同一の層構成で形成できるため同一プロセスで同時に必要な層を堆積、パターンニングでき高歩留り、低コスト、高S/N比の優れた光電変換装置を提供することができる。

【0074】【実施例5】図11(a)は本発明の第5の実施例に係る光電変換装置内の光電変換部100、スイッチ素子であるTFT200、容量素子であるコンデンサ300、および配線層400の層の模式的構成図、図11(b)は図11(a)に適用可能な光電変換装置の概略的回路図である。図11(a)及び図11(b)において、図10(a)及び図10(b)と同じ番号のものは同じ部材を示すのでここでは説明を省略する。

【0075】尚、図11(a)において、302はAlやCr等で形成されるコンデンサの下部電極、307は窒化シリコンSiNで形成される絶縁層、304は水素化アモルファスシリコンa-Siの真性半導体i層で形成された半導体層、305は半導体層304とコンデンサ上部電極306との間で電子の移動をさせるa-Siのn層で形成されるオーミックコンタクト層である。コンデンサの上部電極306はAlやCrで形成される。ここで絶縁層307/半導体層304/オーミックコンタクト層305はコンデンサ300の中間層として働き、絶縁層307を含んでいるためリークの少ない良好なコンデンサが形成されている。また光電変換素子100の下部電極102とコンデンサの下部電極302はAlやCrの配線402で接続している。

【0076】図から明らかなように各素子の層構成は同一であり同一絶縁基板1上に各層は同一材料で同時に成膜することができ、また配線層も各素子の電極と同時に形成することが可能であり、共通の膜で構成することにより簡易的なプロセスで形成することができる。

【0077】図11(b)では、図10(b)と較べて制御部130からの信号で駆動されるDETECT TFT(検出用TFT)212を光電変換部100と検出部120との間に介挿されている点と、光電変換部100の一方の電極がコンデンサ300を介して接地されている点が異なっている。

【0078】又、本実施例においても図11(a)においては1つのTFTが示されているだけであるが、実施例4と同様に代表的な一例を示してあるにすぎず、図11(b)に示されるread TFT211, refresh TFT210及びDETECT TFT212を同一基板上に形成できるのは云うまでもないことである。

【0079】図11(b)に示したようにTFT210~212共に同一絶縁基板上に形成している。それぞれのゲート電極は制御部130に接続されており、この制御部130によりフレッシュモードではrefresh-TFT210、光電変換モードではread-TFT

211がonするように制御されている。また、detect-TFT212はコンデンサ300に蓄積された光電変換素子の出力の積分値を検出するタイミングで適宜on/offするように制御されている。

【0080】本実施例の光電変換装置の駆動については実施例4と同様に実施例1で説明した駆動方法を適用できる。しかしながら、本実施例においてはコンデンサ300に電荷を蓄積しているため、図5及び図6を用いてあらためて説明する。

【0081】本実施例ではD電極はn層を完全には覆っていないがD電極とn層との間は電子の移動が自由に行われるためD電極とn層の電位は常に同電位であり以下の説明ではそれを前提としている。また、G電極は検出期間において検出部を介してGND電位を与えられ、蓄積期間においてもコンデンサ300によっておよそGND電位に保たれる。

【0082】リフレッシュモードの図5(a)においてD電極はG電極に対して負の電位を与えられているため、i層4中の黒丸で示されたホールは電界によりD電極に導かれる。同時に白丸で示された電子はi層4に注入される。このとき一部のホールと電子はn層5、i層4において再結合して消滅する。十分に長い時間この状態が続けばi層4内のホールはi層4から掃き出される。

【0083】この状態で光電変換モードの図5(b)になるとD電極はG電極に対して正の電位を与えられるため、i層4中の電子は瞬時にD電極に導かれる。しかしホールはn層5が注入阻止層として働くためi層4に導かれることはない。この状態でi層4内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりD電極に導かれ、ホールはi層4内を移動しi層4と絶縁層70の界面に達する。しかし、絶縁層70内には移動できないため、i層4内に留まることになる。このとき電子はD電極に移動し、ホールはi層4内の絶縁層70界面に移動するため、素子内の電気的中性を保つため電流がG電極からコンデンサ300に流れる。この電流は光により発生した電子・ホール対に対応するため、入射した光に比例する。ある期間光電変換モードの図5(b)を保った後、再びリフレッシュモードの図5(a)の状態になると、i層4に留まっていたホールは前述のようにD電極に導かれ、同時にこのホールに対応した電流がコンデンサ300に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、電流は光の総量に対応する。この時i層4内に注入される電子の量に対応した電流も流れるが、この量はおよそ一定なため差し引いて検出すればよい。つまり、本実施例においての光電変換素子100はリアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本実施例の大きな特徴といえる。コンデンサ300はこれらの

出力のうち目的の出力を蓄積しその積分値を detect-TFT を on することにより検出部 120 で検出すればよい。

【0084】次に本実施例の動作について説明する。図6は図11(a)の光電変換装置における動作のタイミングチャートである。図中 V_{dg} は光電変換素子 100 の G 電極に対する D 電極の電位であり、P は光の入射の状態を示し、ON で光が入射の状態、OFF で光の入射がない、つまりダーク状態を示している。Is はコンデンサ 300 に流れ込む電流を示し、横軸方向は時間の経過を示す。始めに制御部 130 により refresh-TFT 210 が on になるとリフレッシュモードに入り V_{dg} は負電圧となり図2(a)のようにホールが掃き出され、また電子が i 層 4 に注入されるにともないコンデンサ 300 には図6E で示される負の突入電流 E が流れる。その後リフレッシュモードは終了し refresh-TFT 210 が off と同時に read-TFT 211 が on に制御されると V_{dg} は正電圧となり i 層 4 内の電子が掃き出され、正の突入電流 E' が流れ光電変換モードにはいる。この時光が入射されていると A で示される光電流が流れる。もし同様な動作でダーク状態であれば A' で示されるように電流は流れない。よって一定の期間光電流 A を積分すれば光の入射を検出できる。また、A の状態から refresh-TFT 210 が on に制御されると突入電流 B が流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流 B を積分すれば光の入射を検出できる。直前の光電変換モードで光が入射していなければ突入電流は B' のように小さくなり、その差を検出すれば光の入射を検出できる。また前述の突入電流 E' や

(突入電流 B - 突入電流 E')

が得られる。

【0085】また、さらに同じ光電変換モード期間であっても光の入射の状態が変化すれば、C、C' のように Is は変化する。これを積分しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。

【0086】しかしながら、何らかの理由により光電変換モードの期間が長くなったり、入射する光の照度が強い場合、D のように光の入射があるにもかかわらず電流が流れないことがある。これは図5(c)のように、i 層 4 内にホールが多数留まり、このホールのため i 層 4 内の電界が小さくなり、発生した電子が D 電極に導かれなくなり i 層 4 内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不

安定に流れることもあるが、再びリフレッシュモードにすれば i 層 4 内のホールは掃き出され次の光電変換モードでは A' のように A と等しい電流が得られる。

【0087】ここでコンデンサ 300 による積分値を得る方法について説明する。まず detect-TFT 212 を制御部 130 により on し検出部を介してコンデンサ 300 に GND 電位を与える。この時検出部 120 では流れる電荷を検出する必要はない。次に detect-TFT 212 を off し積分が開始する。積分期間中はコンデンサ 300 に流れた電流はコンデンサ 300 に電荷として蓄えられる。このとき若干ではあるがコンデンサ 300 の電位は上昇するがこれは光電変換素子 100 の動作にはほとんど影響しない。ある一定期間積分した後 detect-TFT 212 を on するとコンデンサ 300 に蓄えられた電荷は detect-TFT 212 を通して検出部 120 に流れる。この電流は一定期間積分された積分値に対応するためこれを検出部 120 で検知すればよい。

【0088】以上の説明において、入射光は一定で説明したが、入射光の強弱により A、B、C の電流は共に連続で変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることは言うまでもない。

【0089】また、前述の説明において、リフレッシュモードで i 層 4 内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流である A もしくは C において全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、B の電流によっても光の量を定量的に検出することができる。

つまり、次の光電変換モードでの検出機会において電流値が D の状態、すなわち図5(c)の状態になっていなければよく、リフレッシュモードでの V_{dg} の電圧、リフレッシュモードの期間および n 層 5 の注入阻止層の特性を決めればよい。また、さらにリフレッシュモードにおいて i 層 4 への電子の注入は必要条件ではなく、 V_{dg} の電圧は負に限定されるものでもない。ホールが多数 i 層 4 に留まっている場合には例えば V_{dg} が正の電圧であっても i 層内の電界はホールを D 電極に導く方向に加わるからである。n 層 5 の注入阻止層の特性も同様に電子を i 層 4 に注入できることが必要条件ではない。

【0090】尚、検出部としては図7に一例を挙げて説明した多くのタイプを使用し得るものである。

【0091】本実施例においてはコンデンサ 300 を有しているので所望の期間の光電変換した信号を蓄積することができ、より一層高感度、高 SN 比化をはかることができる。

【0092】【実施例6】図12は本発明の光電変換装置の第6の実施例を示す回路図である。なお、先に説明した図と同一部分には同一符号を付している。光電変換素子 100、及びスイッチ素子である TFT 220 ~ 2

22の層構成については図10(a)の光電変換素子100、TFT200を適用可能である。114はD電極に正の電位を与える電源 V_d 、115は光電変換素子のリフレッシュモードにおいてG電極に正の電位を与える電源 V_g である。この時電源115は電源114と同等もしくは高電圧に設定されている。各TFT220~222のゲート電極はそれぞれ制御部131~133でon/offを制御されている。破線で囲まれている部分120が検出部であり、以下述べるように光電変換素子100に入射する光を検出している。

【0093】本実施例では細かく4つのモードを持ち、それぞれ①光電変換素子リフレッシュモード、②G電極初期化モード、③蓄積モード、④検出モードである。①の光電変換素子リフレッシュモードは前記の実施例のリフレッシュモードと、また②、③、④のG電極初期化モード、蓄積モード、検出モードは前記の実施例の光電変換モードと対応し、光電変換素子100の各層には同じ方向に電界が加わっており、光電変換素子100の動作は基本的に同じである。以下各モードについて順次説明する。3つのTFT220~222がoff後、光電変換素子リフレッシュモード①では制御部131によりTFT220がonし、電源115によってG電極には正の電位 V_g が与えられる。D電極には電源114により正の電位 V_d が与えられており、つまり、D電極のG電極の電位に対しての電位 V_{dg} は $(V_d - V_g)$ が与えられたことになる。すると光電変換素子100内のホールは掃き出されリフレッシュされる。次にTFT220がoff後、制御部132によりTFT221がonし、G電極初期化モード②に移行し、G電極はGND電位が与えられる。この時 V_{dg} は正の電圧になり、光電変換素子100は突入電流が流れた後光電変換モードになる。次にTFT221はoffし、G電極は直流的にオープンになる。しかし実際には点線で示された光電変換素子100の等価的な容量成分 C_s や浮遊容量 C_o により電位は保たれる。ここで光電変換素子100に光が入射していると対応する電流がG電極から流れ出し、G電極の電位は上昇する。つまり、 C_s や C_o に光の入射情報が電荷として蓄積される。一定の蓄積時間後制御部133によりTFT222がonし、検出モード④に移行する。この時 C_s や C_o に蓄積された電荷はTFT222を通してオペアンプ126側に流れるが、この電荷は蓄積モードで光電変換素子100から流れ出した電流の積分値に対応し、つまり光の入射の総量としてオペアンプ126、コンデンサ124およびスイッチ素子125で構成された積分器により検出される。この積分器は検出モード④に移行する前に図示していない制御部によりスイッチ素子125をonしコンデンサ124を放電し初期化しておく。さらに、TFT222がoff後、制御部131によりTFT220が再びonし、以下動作が繰り返される。

【0094】以上、本実施例の特徴は素子の組み合わせで、一定な長時間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにあり、高コストであるオペアンプの負荷が軽く複数の光電変換素子をもつ高SN比の光電変換装置が低コストで構成できることを示している。本実施例の光電変換素子の動作は基本的に第1の実施例と等しいが、異なる点は光電変換モード中にG電極の電位が上昇し、 V_{dg} が低下することである。このことは少ない光の入射量で図5(c)で示す状態になりやすく、正常動作における入射光量の制限になり得るが、これは浮遊容量 C_o と並列に積極的に大きな蓄積用コンデンサを挿入することで容易に改善できる。

【0095】図13(a)に図12で示した光電変換装置の模式的平面図、図13(b)に図13(a)の模式的平面図で図示したA-B間の模式的断面図を示す。図13(a)において詳細に図示できない部分は図12と同じ記号で示している。100は光電変換素子、220~222はTFT、402並びに406は各素子を電気的に結ぶ配線でありコンタクトホール408を介して接続されている。図13(b)において412並びに416は他の構成部と結ぶ配線である。ここで図13により各素子の形成方法について順に説明する。

【0096】まず、絶縁材料であるガラス基板1上にスパッタ等により下部メタル層2としてCrを約500オングストローム堆積させ、その後フォトリソグラフィによりパターンニングし不必要なエリアをエッチングする。これにより光電変換素子100の下部電極、TFT220~222のゲート電極、および下部配線402と412が形成される。

【0097】次に、CVD法により同一真空内でSiN層70/i層4/n層5をそれぞれ約2000Å/5000Å/5000Å堆積する。これらの各層は光電変換素子100の絶縁層/光電変換半導体層/ホール注入阻止層、およびTFT220~222のゲート絶縁膜/半導体層/オーミックコンタクト層となる。また、上下配線のクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できるが、少なくともSiNは電子とホールが通過できず、また、TFTのゲート絶縁膜として機能ができる500オングストローム以上が望ましい。

【0098】各層堆積後、コンタクトホール408になるエリアをエッチングし、その後、上部メタル層6としてAlをスパッタ等で約10000オングストローム堆積させる。さらにフォトリソグラフィによりパターンニングし不必要なエリアをエッチングし光電変換素子100の上部電極、TFT220~222の主電極であるソース電極並びにドレイン電極、および上部配線406と416が形成される。同時にコンタクトホール408では、下部配線402と上部配線406が接続されてい

る。

【0099】さらにTFT220～222のチャネル部のみn層をRIEでエッチングし、その後不必要なSiN層70/i層4/n層5をエッチングして各素子が分離される。これで光電変換素子100、TFT220～222、下部配線402、412、上部配線406、416、およびコンタクトホール408が完成する。また、図示はしていないが耐久性を向上させるため通常各素子の上部をSiN等のパッシベーション膜で覆う。

【0100】以上の説明の通り本実施例では光電変換素子100、TFT220～222、及び配線部300とが同時に堆積された共通の下部メタル層2、SiN層7/i層4/n層5、および上部メタル層6と各層のエッチングのみで形成することができ、また光電変換素子100内に注入阻止層が1カ所しかなく、かつ、同一真空内で形成でき、さらにTFTの特性上重要なゲート絶縁膜/i層界面も同一真空内で形成でき、総合的に高歩留りでかつ低コストで高性能の光電変換装置の生産を可能としている。

【0101】【実施例7】図14は本発明の光電変換装置の第7の実施例を示す回路図である。なお、先に説明した図と同一機能の部分には、同一符号を付している。光電変換素子100、TFT220～222、およびコンデンサ300の層構成については図11(a)と同一である。114はD電極に正の電位を与える電源 V_d 、115は光電変換素子のリフレッシュモードにおいてG電極に正の電位を与える電源 V_g である。この時電源115は電源114と同等もしくは高電圧に設定されている。各TFT220～222のゲート電極はそれぞれ制御部131～133でon/offを制御されている。破線で囲まれている部分120が検出部であり、以下述べるように光電変換素子100に入射する光を検出している。

【0102】本実施例では細かく4つのモードを持ち、それぞれ①光電変換素子リフレッシュモード、②G電極初期化モード、③蓄積モード、④検出モードである。①の光電変換素子リフレッシュモードは前記の実施例のリフレッシュモードと、また②、③、④のG電極初期化モード、蓄積モード、検出モードは前記の実施例の光電変換モードと対応し、光電変換素子100の各層には同じ方向に電界が加わっており、光電変換素子100の動作は基本的に同じである。以下各モードについて順次説明する。3つのTFT220～222がoff後、光電変換素子リフレッシュモード①では制御部131によりTFT220がonし、電源115によってG電極には正の電位 V_g が与えられる。D電極には電源114により正の電位 V_d が与えられており、つまり、D電極のG電極の電位に対する電位 V_{dg} は $(V_d - V_g)$ が与えられたことになる。すると光電変換素子100内のホールは掃き出されリフレッシュされる。次にTFT220が

off後、制御部132によりTFT221がonし、G電極初期化モード②に移行し、G電極はGND電位が与えられる。この時 V_{dg} は正の電圧になり、光電変換素子100は突入電流が流れた後光電変換モードになる。次にTFT221はoffし、G電極は直流的にオープンになる。しかしコンデンサ300により電位は保たれる。ここで光電変換素子100に光が入射していると対応する電流がG電極から流れ出し、G電極の電位は上昇する。つまり、コンデンサ300に光の入射情報が電荷として蓄積される。一定の蓄積時間後制御部133によりTFT222がonし、検出モード④に移行する。この時コンデンサ300に蓄積された電荷はTFT222を通してオペアンプ126側に流れるが、この電荷は蓄積モードで光電変換素子100から流れ出た電流の積分値に対応し、つまり光の入射の総量としてオペアンプ126、コンデンサ124およびスイッチ素子125で構成された積分器により検出される。この積分器は検出モード④に移行する前に図示していない制御部によりスイッチ素子125をonしコンデンサ124を放電し初期化しておく。さらに、TFT222がoff後、制御部131によりTFT220が再びonし以下動作が繰り返される。

【0103】以上本実施例の特徴は簡単な素子の組み合わせで、一定な長時間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにあり、高コストであるオペアンプの負荷が軽く複数の光電変換素子をもつ高SN比の光電変換装置が低コストで構成できることを示している。本実施例の光電変換装置の動作において第1の実施例と同様に光電変換モード中にG電極の電位が上昇し、 V_{dg} が低下する。このことは少ない光の入射量で図5(c)で示す状態になりやすく、正常動作における入射光量の制限に成り得るが、これはコンデンサ300を十分に大きくすることで改善できる。逆に少ない光の検出でよい場合は積極的な素子としてコンデンサ300を構成しなくとも点線で示した光電変換素子100の持つ浮遊容量 C_s が容量素子として働き動作可能である。この浮遊容量 C_s は光電変換素子100の上部電極106の面積により調整することができる。

【0104】図15(a)に図14で示した光電変換装置の平面図、図15(b)に図15(a)の平面図で図示したA-B間の断面図を示す。図15(a)において詳細に図示できない部分は図14と同じ記号で示している。100は光電変換素子、220～222はTFT、300はコンデンサ、402並びに406は各素子を電気的に結ぶ配線でありコンタクトホール408を介して接続されている。図15(b)において412並びに416は他の構成部と結ぶ配線である。ここで図15により各素子の形成方法について順に説明する。

【0105】まず、絶縁材料であるガラス基板1上にスパッタ等により下部メタル層2としてCrを約500オ

ングストローム堆積させ、その後フォトリソグラフィによりパターンニングし不必要なエリアをエッチングする。これにより光電変換素子100の下部電極、TFT220~222のゲート電極、コンデンサ300の下部電極、および下部配線402と412が形成される。

【0106】次にCVD法により同一真空内でSiN層70/i層4/n層5をそれぞれ約2000Å/5000Å/5000Å堆積する。これらの各層は光電変換素子100の絶縁層/光電変換半導体層/ホール注入阻止層、TFT220~222のゲート絶縁膜/半導体層/オーミックコンタクト層、およびコンデンサ300の中間層となる。また、上下配線のクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できるが、少なくともSiNは電子とホールが通過できず、また、TFTのゲート絶縁膜として機能が

【0107】各層堆積後、コンタクトホール408になるエリアをエッチングし、その後、上部メタル層6としてA1をスパッタ等で約10000オングストローム堆積させる。さらにフォトリソグラフィによりパターンニングし不必要なエリアをエッチングし光電変換素子100の上部電極、TFT220~222の主電極であるソース電極並びにドレイン電極、コンデンサ300の上部電極、および上部配線406と416が形成される。同時にコンタクトホール408では、下部配線402と上部配線406が接続されている。

【0108】さらにTFT220~222のチャネル部のみn層をRIEでエッチングし、その後不必要なSiN層70/i層4/n層5をエッチングして各素子が分離される。これで光電変換素子100、TFT220~222、下部配線402、412、上部配線406、416、およびコンタクトホール408が完成する。

【0109】また、図示はしていないが耐久性を向上させるため通常各素子の上部をSiN等のパッシベーション膜で覆う。

【0110】以上の説明の通り本実施例では光電変換素子100、TFT220~222、コンデンサ300、および配線400とが同時に堆積された共通の下部メタル層2、SiN層70/i層4/n層5、および上部メタル層6と各層のエッチングのみで形成することができる。また光電変換素子100内に注入阻止層が1か所しかなく、かつ、同一真空内で形成できる。さらにTFTの特性上重要なゲート絶縁膜/i層界面も同一真空内で形成できる。またさらにコンデンサ300の中間層が熱によるリークの少ない絶縁層を含んでいるため良好な特性のコンデンサが形成される。このように本実施例は低コストで高性能の光電変換装置の生産を可能としている。

【0111】【実施例8】図16は本発明の第8の実施

例に係る光電変換装置の概略的全体回路図、図17

(a)は本実施例中の1画素に相当する各構成素子の模式的平面図、図17(b)は図17(a)の模式的A-B断面図である。図16において、S11~S33は光電変換素子で下部電極側をG、上部電極側をDで示している。

【0112】この9個の光電変換素子S11~S33は同一の絶縁基板であるガラス基板上に一次的に一系列に、つまりライン状に配置されラインセンサとしてのセンサ部として機能する。C11~C33は容量素子である蓄積用コンデンサ、Rel1~Re33は初期化用TFT、Rf11~Rf33はリフレッシュ用TFT、T11~T33は転送用TFTである。転送用TFT・T11に示したg, d, sはそれぞれゲート電極、ドレイン電極、ソース電極を示し、ゲート電極の電位を低電圧(以下Loと記す)にするとドレイン電極・ソース電極間は非導通(off)、高電圧(以下Hiと記す)にすると導通(on)の状態になりスイッチ素子として機能する。図中の他のTFTについても同様である。

【0113】g1~g5は各TFTを制御するための配線であり、シフトレジスタSR1で作られる制御パルスHi/Loによって各TFTは制御される。Vdは光電変換素子S11~S33のD電極に共通に接続された読み出し用電源、Vgはリフレッシュ用TFT・Rf11~Rf33のドレイン電極に共通に接続されたリフレッシュ用電源である。1画素は1個の光電変換素子とコンデンサ、3個のTFTで構成され、その信号出力はマトリクス信号配線MTXにより検出用集積回路ICに接続されている。本実施例の光電変換装置は計9個の画素を3つのブロックに分け1ブロックあたり3画素の出力を同時に処理しこのマトリクス信号配線MTXを通して検出用集積回路ICによって順次出力に変換され出力される。検出用集積回路IC内のM1~M3は読み取りスイッチでありシフトレジスタSR2で作られた制御パルスのHi/Loにより制御線sg1~sg3を介して制御され、その出力は積分検出器Ampに接続されている。積分検出器Ampは読み取りスイッチM1~M3を介して流れ込んできた電荷を積分してVoutとして出力する。

【0114】図中破線で囲んだ部分は大面積の同一ガラス基板上に形成されているが、このうち第1画素目に相当する部分の平面図を図16(a)に示す。また図中破線A-Bで示した部分の断面図を図17(b)に示す。図17において図16と同一な部分は同じ記号で示している。

【0115】図17(a), (b)において、S11は光電変換素子、Rel1, Rf11, T11はTFT, C11はコンデンサ、およびMTXはマトリクス信号配線である。ここで図17により各素子の形成方法について順に説明する。

【0116】まず、絶縁材料であるガラス基板1上にスパッタ等により下部メタル層2としてCrを約500オングストローム堆積させ、その後フォトリソグラフィによりパターンニングし不必要なエリアをエッチングする。これにより光電変換素子S11の下部電極、TFT・Rel1, Rf11, T11のゲート電極、コンデンサC11の下部電極、およびマトリクス信号配線MTXの下部配線が形成される。

【0117】次にCVD法により同一真空内でSiN層70/i層4/n層5をそれぞれ約2000Å/500Å/500Å堆積する。これら各層は光電変換素子S11の絶縁層/光電変換半導体層/ホール注入阻止層、TFT・Rel1, Rf11, T11のゲート絶縁膜/半導体層/オーミックコンタクト層、およびコンデンサC11の中間層となる。また、マトリクス信号配線MTXのクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できる、少なくともSiNは電子とホールが通過できず、また、TFTのゲート絶縁膜として機能ができる500オングストローム以上が望ましい。

【0118】各層堆積後、コンタクトホールになるエリアをエッチングし、その後、上部メタル層6としてAlをスパッタ等で約10000オングストローム堆積させる。さらにフォトリソグラフィによりパターンニングし不必要なエリアをエッチングし光電変換素子S11の上部電極、TFT・Rel1, Rf11, T11の主電極であるソース電極並びにドレイン電極、コンデンサC11の上部電極、およびマトリクス信号配線MTXの上部配線が形成される。同時にコンタクトホールでは、下部配線と上部配線とが接続されている。

【0119】またさらにTFT・Rel1, Rf11, T11のチャネル部のみn層をRIEでエッチングし、その後不必要なSiN層70/i層4/n層5をエッチングし各素子が分離される。これで光電変換素子S11, TFT・Rel1, Rf11, T11, マトリクス信号配線MTX、およびコンタクトホールが完成する。以上、第一画素目について説明したが他の画素についても同時に形成されることは言うまでもない。

【0120】また、図示はしていないが耐久性を向上させるため通常各素子の上部をSiN等のパッシベーション膜で覆い、さらに5.0ミクロン程度の薄板ガラスを接着する。

【0121】以上の説明の通り本実施例では光電変換素子、TFT、コンデンサ、およびマトリクス信号配線とが同時に堆積された共通の下部メタル層2、SiN層70/i層4/n層5、および上部メタル層6と各層のエッチングのみで形成することができる。また光電変換素子内に注入阻止層が1カ所しかなく、かつ、同一真空内で形成できる。さらにTFTの特性上重要なゲート絶縁

膜/i層界面も同一真空内で形成できる。またさらにコンデンサの中間層が熱によるリークの少ない絶縁層を含んでいるため良好な特性のコンデンサが形成される。

【0122】次に図16乃至図18を用いて本実施例の光電変換装置の動作について説明する。図18は本実施例の動作を示すタイミングチャートである。前述の説明のように本実施例においての光電変換素子は定期的リフレッシュすれば光電変換モードにおいては入射した光に比例した光電流を出力する光センサとして動作する。ここでまず本光電変換装置内の第1ブロック目の画素の動作について説明する。

【0123】図16の光電変換素子S11~S13はリフレッシュ後一定の蓄積期間が経過したとする。するとコンデンサC11~C13にはこの期間に入射した光情報の積分値に比例した電荷が蓄積している。ここで配線g1に図18に示したようにシフトレジスタSR1によりHiの制御パルスが印加される。すると転送用TFT・T11~T13はonし導通状態になる。同時にシフトレジスタSR2により制御線sg1~sg3に順次制御パルスが印加されるとコンデンサC11~C13の電荷は転送用TFT・T11~T13、マトリクス信号配線MTX、読み取りスイッチM1~M3を通して積分検出器Ampに転送されVoutにv1~v3に順次出力される（図示していないが積分検出器Ampは各電荷の転送の前に初期化されている）。この出力は一定の蓄積期間に光電変換素子S11~S13に入射された光情報の積分値に比例している。次に図18に示したように配線g2に制御パルスが印加されるとリフレッシュ用TFT・Rf11~Rf13が導通し光電変換素子S11~S13のG電極はリフレッシュ用電源V_oによって上昇する。すると光電変換素子内のホールは掃き出されリフレッシュされる。つぎに配線g3に制御パルスが印加されると初期化用TFT・Rel1~Rel3が導通し光電変換素子S11~S13のリフレッシュが終了すると共にコンデンサC11~C13が初期化される。配線g3がLoになると光電変換素子S11~S13のG電極はDC的にはオープンになるがコンデンサC11~C13によって電位は保持される。ここからつぎの周期の蓄積期間が開始され光電変換素子S11~S13に入射された光情報がつぎに配線g1に制御パルス印加されるまでコンデンサC11~C13に蓄積され、以下動作が繰り返される。

【0124】ここまでは第1ブロック目の動作を説明したが第2ブロックには制御配線g2~g4、第3ブロックには制御配線g3~g5が配線されており、図18のようにそれぞれ制御パルスが印加されており各ブロック時間をずらしながら同時に動作する。ただし動作は1パルスずつずらして動作しているためマトリクス信号配線MTXには同時に複数のブロックの信号が流れることなくVoutには図示したようにv1~v9として光電変

換素子S11~S33に入射した光情報が光信号として出力される。

【0125】図17(b)中、破線で示した箇所は本実施例で構成された光電変換装置を用いて原稿を読み取る場合の光の経路(矢印)と原稿1000である。LED等でガラス基板1の裏面より光電変換素子の脇にある窓を通して原稿1000を照明する。原稿1000に書かれた文字や絵の情報を含んだ反射光がライン状に並んだ光電変換素子S11~S33に入射し本光電変換装置が順次出力する。1ライン出力後、原稿を適当な量ずらし、さらに1ライン読み取る。これを繰り返し原稿全体の画像情報を電気信号に変換できる。本実施例では9個の画素で1ラインを構成しているが、これに限らず例えば1mmあたり8個の画素で1728個の画素をライン状に並べ、36ブロックに分割し48画素単位で処理すればA4ファクシミリ用の光電変換装置が構成できる。

【0126】このように本実施例の光電変換装置は複数の光電変換素子をnブロックに分割し各ブロック毎にm個のTFTを1本の制御線で同時に制御することによりn×m個の光電変換素子の光信号をマトリクス信号配線に出力することにより少ない制御配線と少ない検出回路で光信号を出力することを可能としている。また1本の制御配線により1つのブロックのm個のTFTのゲートを制御すると共に他のブロックの他の機能のm個のTFTのゲートも同時に制御させることによりさらに制御配線の本数を少なく構成している。

【0127】以上の説明の通り本実施例では光電変換素子、TFT、コンデンサ、およびマトリクス信号配線とが同時に堆積された共通の下部メタル層2、SiN層70/i層4/n層5、および上部メタル層6と各層のエッチングのみで形成することができる。このように各層の形成工程が少ないということは工程中で不良がでにくく、特に上記説明のような多数の画素の光電変換装置を作る場合歩留まりの向上が可能になる。このように本実施例は低コストで大面積・高性能の光電変換装置の生産を可能としている。

【0128】[実施例9]図20は本発明の光電変換装置の第9の実施例を示す全体回路図、図20(a)は本実施例中の1画素に相当する各構成素子の平面図、図20(b)は図20(a)のA-B線断面図である。なお、図16、図17と同一機能の部分には同一符号を付している。図19において、S11~S33は光電変換素子で下部電極側をG、上部電極側をDで示している。C11~C33は蓄積用コンデンサ、T11~T33は転送用TFTである。Vsは読み出し用電源、V₀はリフレッシュ用電源であり、それぞれスイッチSWs、SWgを介して全光電変換素子S11~S33のG電極に接続されている。スイッチSWsはインバータを介して、スイッチSWgは直接にリフレッシュ制御回路RFに接続されており、リフレッシュ期間はSWgがon、

その他の期間はSWsがonするよう制御されている。

1画素は1個の光電変換素子とコンデンサ、およびTFTで構成され、その信号出力は信号配線SIGにより検出用集積回路ICに接続されている。本実施例の光電変換装置は計9個の画素を3つのブロックに分け1ブロックあたり3画素の出力を同時に転送しこの信号配線SIGを通して検出用集積回路ICによって順次出力に変換され出力される(Vout)。また1ブロック内の3画素を横方向に配置し、3ブロックを順に縦に配置することにより各画素を二次元的に配置している。

【0129】図中破線で囲んだ部分は大面積の同一絶縁基板上に形成されているが、このうち第1画素に相当する部分の平面図を図20(a)に示す。また図中破線A-Bで示した部分の断面図を図20(b)に示す。S11は光電変換素子、T11はTFT、C11はコンデンサ、およびSIGは信号配線である。本実施例においてはコンデンサC11と光電変換素子S11とは特別に素子を分離しておらず、光電変換素子S11の電極の面積を大きくすることによりコンデンサC11を形成している。これは本実施例の光電変換素子とコンデンサが同じ層構成であるから可能なことで本実施例の特徴でもある。各層の形成法は第1の実施例におよそ等しいがコンタクトホールがないためその形成用のエッチングはない。また、画素上部にはパッシベーション用窒化シリコン膜SiNとヨウ化セシウム等の蛍光体CsIが形成されている。上方よりX線(X-ray)が入射すると蛍光体CsIにより光(破線矢印)に変換され、この光が光電変換素子に入射される。

【0130】次に図19乃至図21を用いて本実施例の光電変換装置の動作について説明する。図21は本実施例の動作を示すタイミングチャートである。

【0131】はじめにシフトレジスタSR1およびSR2により制御配線g1~g3、sg1~sg3にHiが印加される。すると転送用TFT・T11~T33とスイッチM1~M3がonし導通し、全光電変換素子S11~S33のD電極はGND電位になる(積分検出器Ampの入力端子はGND電位に設計されているため)。同時にリフレッシュ制御回路RFがHiを出力しスイッチSWgがonし全光電変換素子S11~S33のG電極はリフレッシュ用電源V₀により正電位になる。すると全光電変換素子S11~S33はリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路RFがLoを出力しスイッチSWsがonし全光電変換素子S11~S33のG電極は読み取り用電源Vsにより負電位になる。すると全光電変換素子S11~S33は光電変換モードになり同時にコンデンサC11~C33は初期化される。この状態でシフトレジスタSR1およびSR2により制御配線g1~g3、sg1~sg3にLoが印加される。すると転送用TFT・T11~T33のスイッチM1~M3がoffし、全光電変換素

子S11~S33のD電極はDC的にはオープンになるがコンデンサC11~C33によって電位は保持される。しかしこの時点ではX線は入射されていないため全光電変換素子S11~S33には光は入射されず光電流は流れない。この状態でX線がパルス的に出射され人体等を通して蛍光体CsIに入射すると光に変換され、その光がそれぞれの光電変換素子S11~S33に入射する。この光は人体等の内部構造の情報が含まれている。この光により流れた光電流は電荷としてそれぞれのコンデンサC11~C33に蓄積されX線の入射終了後も保持される。つぎにシフトレジスタSR1により制御配線g1にHiの制御パルスが印加され、シフトレジスタSR2の制御配線sg1~sg3への制御パルス印加によって転送用TFT・T11~T13、スイッチM1~M3を通してv1~v3が順次出力される。同様にシフトレジスタSR1、SR2の制御により他の光信号も順次出力される。これにより人体等の内部構造の二次元情報がv1~v9として得られる。静止画像を得る場合はここまでの動作であるが動画像を得る場合はここまでの動作を繰り返す。

【0132】本実施例では光電変換素子のG電極が共通に接続され、この共通の配線をスイッチSWgとスイッチSWsを介してリフレッシュ用電源V_gと読み取り用電源V_s電位に制御しているため、全光電変換素子を同時にリフレッシュモードと光電変換モードとに切り換えることができる。このため複雑な制御なくして1画素あたり1個のTFTで光出力を得ることができる。

【0133】本実施例では9個の画素を3×3に二次元配置し3画素ずつ同時に、3回に分割して転送・出力したがこれに限らず、例えば縦横1mmあたり5×5個の画素を2000×2000個の画素として二次元的に配置すれば40cm×40cmのX線検出器が得られる。これをX線フィルムの代わりにX線発生器と組み合わせX線レントゲン装置を構成すれば胸部レントゲン検診や乳ガン検診に使用できる。するとフィルムと異なり瞬時にその出力をCRTで映し出すことが可能で、さらに出力をデジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なX線で鮮明な画像を得ることもできる。

【0134】図22、図23に2000×2000個の画素を持つ検出器の実装を示す概念図を示す。2000×2000個の検出器を構成する場合図19で示した破線内の素子を縦・横に数を増せばよいが、この場合制御配線もg1~g2000と2000本になり信号配線SIGもsig1~sig2000と2000本になる。またシフトレジスタSR1や検出用集積回路ICも2000本の制御・処理をしなければならず大規模となる。

これをそれぞれ1チップの素子で行なうことは1チップが非常に大きくなり製造時の歩留りや価格等で不利である。そこで、シフトレジスタSR1は例えば100段ごと1個のチップに形成し、20個(SR1-1~SR1-20)を使用すればよい。また検出用集積回路も100個の処理回路ごと1個のチップに形成し、20個(IC1~IC20)を使用する。

【0135】図22には左側(L)に20チップ(SR1-1~SR1-20)と下側(D)に20チップ実装し、1チップあたり100本の制御配線、信号配線をおのおのワイヤーボンディングでチップと接続している。図22中破線部は図19の破線部に相当する。また外部への接続は省略している。また、SWg、SWs、V_g、V_s、RF等も省略している。検出集積回路IC1~IC20からは20本の出力(V_{out})があるが、これらはスイッチ等を介して1本にまとめたり、20本をそのまま出力し並列処理すればよい。

【0136】あるいは図23に示すように左側(L)に10チップ(SR1-1~SR1-10)、右側(R)に10チップ(SR1-11~SR1-20)と上側に10チップ(IC1~10)、下側(D)に10チップ(IC11~20)を実装してもよい。この構成は上・下・左・右側(U、D、L、R)にそれぞれ各配線を1000本ずつに振り分けているため、各辺の配線の密度が小さくなり、また各辺のワイヤーボンディングの密度も小さく、歩留りが向上する。配線の振り分けは左側(L)にg1、g3、g5、…、g1999、右側(R)にg2、g4、g6、…、g2000とし、つまり奇数番目の制御線を左側(L)、偶数番目の制御を右側(R)に振り分ける。こうすると各配線は等間隔に引き出され配線されるので密度の集中なく一層歩留りが向上する。また、上側(U)下側(D)への配線も同様に振り分けられよい。また、図示していないが別の実施例として配線の振り分けは左側(L)にg1~g100、g201~g300、…、g1801~g1900、右側(R)にg101~g200、g301~g400、…、g1901~g2000を振り分け、つまり、1チップごと連続な制御線を振り分け、これを左・右側(L、R)交互に振り分ける。こうすると、1チップ内は連続に制御でき、駆動タイミングが楽で回路を複雑にしないでよく安価なものが使用できる。上側(U)、下側(D)についても同様で、連続な処理が可能で安価な回路が使用できる。

【0137】また図22、図23に示される例は共に1枚の基板上に破線部の回路を形成した後、その基板上にチップを実装してもよいし、別の大きな基板上に破線部の回路基板とチップを実装してもよい。また、チップをフレキシブル基板上に実装して破線部の回路基板に張り付け接続してもよい。

【0138】またこのような非常に多くの画素をもつ大

面積の光電変換装置は従来の光センサを用いた複雑な工程では不可能であったが、本発明の光電変換装置の工程は各素子を共通な膜で同時に形成しているため工程数が少なく、簡易的な工程で済むため高歩留まりが可能で低コストで大面積・高性能の光電変換装置の生産を可能としている。また、コンデンサと光電変換素子とが同じ素子内で構成でき、実質上素子を半減することが可能でさらに歩留まりを向上できる。

【0139】次に本発明の理解のためにあらためて突入電流の説明及びTFTによるリフレッシュ動作の説明を行う。図24はTFT1700及び電源1115で構成される光電変換装置の1ビット等価回路図であり、図25がその動作を示すタイミングチャートである。

【0140】ここでは説明を簡単にする為に、TFT1700を介して光電変換素子のG電極に正の電位を与える場合である図24に示した光電変換装置の1ビット等価回路図を用いて説明を行う。そして光電変換素子のD電極の電位は電源114により V_D に設計され、リフレッシュ動作時のG電極の電位は電源1115により V_{rg} に設定されるものとする。

【0141】ここで光電変換素子100は前述した実施例1に示す光電変換素子100と同じ構成である為、図1(a)と参照しながら以下で説明する。

【0142】図1(a)に示すように光電変換素子100のG電極の電位(V_G)をD電極の電位(V_D)以上にリフレッシュすると($V_G = V_{rg} \geq V_D$)、光電変換素子1100のi層4内に留まっていたホール及びi層4と絶縁層70との界面に存在する界面欠陥にトラップされていたホールの全てがD電極に完全に掃き出される。逆に電子はこの時D電極からi層4内へ流れ込み、その一部はi層4と絶縁層70との界面に存在する界面欠陥にトラップされる。以下この電流を負の突入電流という。そしてリフレッシュ動作終了後、光電変換素子100のG電極の電位をGND電位等に初期化する時、i層4内及び界面欠陥にトラップされていた電子が全てD電極へ掃き出される。以下この電流を正の突入電流という。i層4と絶縁層70との界面に存在する界面欠陥は一般にエネルギー準位が深い為、界面欠陥位置に存在する電子及びホールを移動させるエネルギー、及び他の位置から界面欠陥位置へ電子及びホールを移動させるエネルギーは相対的に高く、見かけ上の移動度も低くなる。その為、正の突入電流がゼロになるまで即ち界面欠陥にトラップされていた電子の全てがD電極へ掃き出されるまで数十マイクロ秒から数秒かかることになり、G電極リセット動作が終了しても大きな突入電流が流れる。その結果、G電極が持つ容量に蓄積された電荷の中にはノイズ成分である突入電流による電荷が含まれ、結果的にその電荷分SN比が低下してしまうのである。

【0143】上記の理由について、更に図24と図25とを用いて詳細に説明する。

【0144】図25のPa、Pb、Pc、Pdは各々図24におけるスイッチ素子1125、転送用TFT1300、リフレッシュ用TFT1700、リセット用TFT1400を駆動するハイレベルパルスのタイミングを示している。ここでHは各駆動素子をオン状態にするハイレベルを示しており、一般に結晶シリコン半導体スイッチ素子では+5V~+12V、a-SiTFTでは+8~+15V位が用いられる。又、Lは一般的に0Vが多く用いられる。 I_s と V_0 は、図24中の矢印で示すように、各々光電変換素子100に一定の信号光が照射された状態において、矢印の方向へ流れる電流とG電極の電位を示している。ここでPa~Pdのパルス幅が20マイクロ秒の動作時における I_s と V_0 を図25に示している。

【0145】図25において、 V_0 はPcのリフレッシュ用パルス立ち上がりから、Pdのリセット用パルス立ち上がりまで一定の高い電位に保たれている。その為正の突入電流は、その間に発生せず、Pdのパルス立ち上がり時に初めて、前述した界面欠陥にトラップされていた電子の掃き出しによると考えられる正の突入電流が発生している。この正の突入電流が減衰しほぼゼロになるまで我々の作製した装置では約80~100マイクロ秒かかる為、G電極が持つ容量に信号電荷を蓄積しはじめるPdのパルスの立ち下がり時には、正の突入電流が多く発生しており、図中の斜線で示した部分の電荷及び電圧値がノイズ成分として蓄積されてしまうのである。その結果その蓄積分SN比が低下してしまうのである。正の突入電流を低減する方法としては、Pdのリセット用パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。

【0146】次に図26を用いて光電変換素子100をリフレッシュさせる時の印加電圧の条件について説明する。

【0147】図26は光電変換素子100のエネルギーバンド図であり、両端の各々の電極(D電極及びG電極)は開放(オープン)状態である。光電変換素子100は一般にいわれているMIS(Metal-Insulator-Semiconductor)構造であり、両端の電極に加わる電圧条件により全容量が相対的に小さい状態(デプレッション状態)と全容量が相対的に大きい状態(アキュムレーション状態)が現れる。

【0148】図26における各デバイスの両端はオープンであるが、エネルギーバンド図については図26

(b)の場合が上記デプレッション状態のエネルギーバンド図と同じであり、図26(c)の場合がアキュムレーション状態のエネルギーバンド図と同じである。

【0149】一般にMISコンデンサは、作製直後において図26(a)の状態即ちi層のバンドがフラットな

状態（フラットバンド電圧 $V_{FB}=0V$ ）又は図 26

（b）の状態即ち若干デプレッション状態（ $3V \geq V_{FB} > 0V$ ）である事が多い。又、MIS コンデンサの両端に電圧を加える事により V_{FB} はある程度任意の正及び負の値にする事も可能である。

【0150】以上のことにより、正の突入電流（減衰時間が長く、且つ電流値が大であること）をもたらす電圧値の条件を以下においてまとめる。

【0151】まず、光電変換素子 100 の i 層のフラットバンド電圧 V_{FB} がゼロの時はリフレッシュ時の G 電極の電位（ V_{rg} ）は D 電極の電位（ V_D ）より高めれば、即ち $V_{rg} > V_D$ であれば、正の突入電流が流れる。

【0152】又、光電変換素子 100 の i 層のフラットバンド電圧 V_{FB} がゼロでない時はリフレッシュ時の G 電極の電位（ V_{rg} ）は D 電極の電位（ V_D ）から V_{FB} を差し引いた電圧値よりも高いもしくは同等であれば即ち $V_{rg} \geq V_D - V_{FB}$ であれば正の突入電流が流れるのである。

【0153】上記のメカニズムを図 27 を用いて説明する。

【0154】図 27 は $V_{rg} \geq V_D - V_{FB}$ の場合の光電変換素子 1100 のエネルギーバンド図で図 27（a）の下部電極層 2 から透明電極層 6 までの各層の厚さ方向の状態を表している。リフレッシュ動作の図 27（a）において、D 電極は G 電極に対して負の電位が与えられているため、i 層 4 中の黒丸で示されたホールは電界により D 電極に導かれる。同時に白丸で示された電子は i 層 4 に注入される。又、i 層 4 と絶縁層 70 の界面欠陥にトラップされていたホールはある程度の時間を費し D 電極に導かれ、i 層 4 に注入された電子のうち一部は逆に、ある程度の時間を費して i 層 4 と絶縁層 70 の界面欠陥にトラップされる。この時一部のホールと電子は n 層 5、i 層 4 において再結合して消滅する。十分に長い時間この状態が続けば i 層 4 内のホールは i 層 4 から掃き出される。この状態で光電変換動作の図 27（b）になると D 電極は G 電極に対して正の電位が与えられるため i 層 4 中の電子は瞬時に D 電極に導かれる。そして i 層 4 と絶縁層 70 の界面欠陥にトラップされていた電子は、ある程度時間を費して D 電極へ導かれる。この界面欠陥にトラップされていた電子が前述した問題の突入電流の原因である。ここでホールは n 層 5 が注入阻止層として働く為、i 層 4 に導かれることはない。この状態で i 層 4 内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界により D 電極に導かれ、ホールは i 層 4 内を移動し i 層 4 と絶縁層 70 の界面に達する。しかし、絶縁層 70 内には移動できない為、i 層 4 内に留まることになる。そして一部のホールは界面欠陥にトラップされる。そしてある期間光電変換動作の図 27（b）を保った後の状態が図 27（c）である。

【0155】以下、本発明の他の実施例を図面に基づい

て詳細に説明する。

【0156】【実施例 10】図 28 は、本発明の第 10 の実施例に係る光電変換装置の 1 ビットの概略的等価回路図である。図 29 は図 28 の光電変換装置を実際に駆動した時のタイミングチャートである。

【0157】図 28 において図 24 と同じ番号で示される部分については同じものを示しているため説明は省略する。図 24 に示される概略的等価回路と本実施例との違いは TFT 1700 に接続される電源の大きさである。

【0158】尚、ここで光電変換部 100 は、図 4（a）と同一の構造をしているので、i 層と第 2 の電極層との間の注入阻止層は n 型の半導体層であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア 1 個の電荷を q とすると、この場合は $q > 0$ となる。

【0159】なお、本実施例において信号検出部は図 28 の点線内の検出手段と TFT 1300、及びハイレベルパルス P_b を印加する手段を含む。

【0160】図 28 において図 24 と異なる点は、光電変換素子 100 のリフレッシュ動作において G 電極に正の電位を与える電源 1115 の電位 V_{rg} を、D 電極に正の電位を与える電源 114 の電位 V_D に比べて低くしている点のみである。詳細に言えば、光電変換素子 100 には、i 層のエネルギーバンドをフラットにする為に G 電極に印加するフラットバンド電圧（ V_{FB} ）が存在するので、実際には、図 24 の例では $V_{rg} \geq V_D - V_{FB}$ の状態で駆動していたのに対し、図 28 の本実施例では $V_{rg} < V_D - V_{FB}$ の状態で駆動するのである。

【0161】次に図 29 において本実施例の光電変換装置の動作を説明する。

【0162】図 29 において図 25 と異なる点は、光電変換素子 100 の電流 I_s と電流 I_s による G 電極の電位 V_0 の振舞いである。

【0163】図 29 において、 P_c のリフレッシュパルスが立ち上がり、光電変換部 100 の G 電極に電圧 V_{rg} （ $V_{rg} < V_D - V_{FB}$ ）が印加されると光電変換部 100 の i 層内に留まっていたホールの一部が D 電極に掃き出される。この時、i 層と絶縁層の界面欠陥にトラップされていたホールのほぼ全てはそのままの状態であると考えられる。又、この時電子は D 電極に掃き出された一部のホールに相当する量もしくはそれ以下の数量が D 電極から i 層内へ流れ込むが、i 層内における電界は G 電極側の電位が低い為、i 層と絶縁層の界面欠陥にトラップされる電子はほぼゼロであると考えられる。よって図 29 における I_s は P_c のリフレッシュパルス立ち上がり時において小さな負の突入電流しか生じることなく、又減衰時間も短くなっている。又、 P_c のリフレッシュパルス立ち上がりから P_d の G 電極リセットパルス立ち上がりまでの G 電極の電圧 V_0 は V_{rg} にほぼ一致してお

り、その電位は $V_D - V_{FB}$ より下がっていることを図 29 は示している。

【0164】次に G 電極リセットパルスが立ち上がり、光電変換部 100 の G 電極が GND に接地されると i 層内に留まっていた若干の電子は全て D 電極に流れ出すことになる。この時、i 層と絶縁層との界面欠陥には電子は存在しない為、電子は少量で且つ瞬時に流れ出ると考えられる。又、この時界面欠陥に存在するホールはほとんど移動しないと思われる。よって P d の G 電極リセットパルス立ち上がり時において、 I_s は小さな正の突入電流しか生じることなく、又減衰時間も短くなっている。P d の G 電極リセットパルスの立ち上がりから立ち下がりまでを約 20 マイクロ秒で動作させると、図のように光電変換動作開始となる P d のパルスの立ち下がり時には、ほぼ突入電流はゼロになる。よって P d のパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部 100 内に入射した信号光による電荷となり、その信号電圧を読み出すことにより SN 比の高い情報を得ることが可能となる。ここで図 28 に示した四角の点線内の信号検出用の素子は特に限定されるものではなく、電流もしくは電荷を直接もしくは積分値で検出できればよく、又、信号電荷を読み出し用コンデンサ 1124 に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ 1124 及び電位初期化用スイッチ素子 1125 を省略可能であるが、このことは先の説明で述べたことと同じである。

【0165】以下、本発明の第 10 の実施例における基本的なメカニズムについて図を用いてさらに詳細に説明する。

【0166】図 30 (a) ~ 図 30 (c) は $V_{rg} < V_D - V_{FB}$ の場合の光電変換部 100 の動作を示すエネルギーバンド図であり、図 27 (a) ~ 図 27 (c) に示したエネルギーバンド図に対応している。

【0167】リフレッシュ動作の図 30 (a) において D 電極は G 電極に対して正の電位が与えられている為、i 層 4 中の黒丸で示されたホールの一部が電界により D 電極に導かれる。同時に白丸で示された電子は i 層 4 に注入される。ここで i 層 4 と絶縁層 70 の界面欠陥にトラップされていたホールはほとんど移動せず、又電子が界面欠陥にトラップされることもない。

【0168】この状態で光電変換動作の図 30 (b) になると G 電極は D 電極に対して更に大きな負の電位が与えられる為、i 層 4 中の電子は瞬時に D 電極に導かれるが、界面欠陥にトラップされた電子はほとんど存在しない為、先に説明した図 24 の光電変換装置で問題となる突入電流はほとんど存在しなくなる。

【0169】そしてある期間光電変換動作の図 30 (b) を保った後の状態の図 30 (c) になる。

【0170】このように本実施例においては、i 層 4 と絶縁層 70 との界面欠陥に電子が存在することはほとんど

どない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。

【0171】[実施例 11] 図 31 から図 32 を用いて第 11 の実施例を説明する。図 31 は本発明の第 11 の実施例を示す光電変換装置の概略的等価回路図である。但しここでは 9 個の一次的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。

【0172】図 32 は長尺方向に複数個の画素のある光電変換部 100、リフレッシュ用 TFT 部 1700、転送用 TFT 部 1300、リセット用 TFT 部 1400、配線部 1500 の組のうち、1 画素分を示す模式的平面図である。

【0173】図 32 において、光電変換部 100 は基板側からの光に対する遮光膜を兼ねた下部電極 2 を有する。基板側から照射された光は採光用窓 17 を通して図面に対して垂直な上方に位置する原稿面 (不図示) で反射し、その反射光が光電変換素子 100 に入射する。ここで発生したキャリアによる光電流は光電変換素子 100 の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用 TFT 300 により信号線用マトリクス配線部 500 へ転送され、信号処理部 (不図示) により電圧として読み取られる。

【0174】ここで第 2 の電極層は特に透明電極にしていない。又、実施例においては、i 層と第 2 の電極層との間の注入阻止層は n 型であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア 1 個の電荷を q とすると、この場合も $q > 0$ となる。

【0175】次に本第 11 の実施例である光電変換装置の駆動方法について回路図を用いて説明する。

【0176】図 31 において、光電変換素子 $S_1 \sim S_9$ は 3 個で 1 ブロックを構成し、3 ブロックで光電変換素子アレイを構成している。光電変換素子 $S_1 \sim S_9$ に対応して各々接続されているリフレッシュ用 TFT-F1 ~ F9、光電変換素子 $S_1 \sim S_9$ の G 電極電位を初期化する TFT-R1 ~ R9 及び信号電荷転送用 TFT-T1 ~ T9 も同様である。

【0177】又、光電変換素子 $S_1 \sim S_9$ の各ブロック内で同一順番を有する個別電極は各々転送用 TFT-T1 ~ T9 を介して、共通線 1102 ~ 1104 の一つに接続されている。詳細に言えば、各ブロックの第 1 の転送用 TFT-T1, T4, T7 が共通線 1102 に、各ブロックの第 2 の転送用 TFT-T2, T5, T8 が共通線 1103 に、そして各ブロックの第 3 の転送用 TFT-T3, T6, T9 が共通線 1104 に各々接続されている。共通線 1102 ~ 1104 は各々スイッチングトランジスタ T100 ~ T120 を介してアンプ 1126 に接続されている。

【0178】又、図 31 において、共通線 1102 ~ 11

04は各々共通コンデンサC100~C120を介して接地されており、且つスイッチングトランジスタCT1~CT3を介して接地されている。ここで、スイッチングトランジスタCT1~CT3の各ゲート電極は共通に接続され、図29で示したPaのバルスと同様のタイミングでオン状態とすることにより、共通線1102~1104の残留電荷をGNDに放電し、電位の初期化を行う。なお、本実施例においてリフレッシュ手段はTFT-F1~F9、シフトレジスタ1108、電源1115、電源114を有し、信号検出部は図31の点線内の検出手段、TFT-T1~T9、シフトレジスタ1106を含む。

【0179】次に本第11の実施例の動作を時系列的に説明する。

【0180】まず、光電変換素子S1~S9に信号光が入射するとその強度に応じて各光電変換部100の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ1106の第1の並列端子からハイレベルが出力され、転送用TFT-T1~T3がオン状態となることで各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサC100~C120へ転送される。続いてシフトレジスタ1107から出力されるハイレベルがシフトして、スイッチングトランジスタT100~T120が順次オン状態となる。これによって共通コンデンサC100~C120に転送された第1ブロックの光信号がアンプ1126を通過して順次読み出される。

【0181】転送用TFT-T1~T3がオフ状態になった後、シフトレジスタ1108の第1の並列端子からハイレベルが出力され、リフレッシュ用TFT-F1~F3がオン状態となり、光電変換素子S1~S3のG電極の電位が上昇する。この時、電源1115の電位 V_{rg} は、電源114の電位 V_D 及び全光電変換素子S1~S9の最大のフラットバンド電圧 V_{FB} を用いると $V_{rg} < V_D - V_{FB}$ の関係に設定する。そして、光電変換素子S1~S3内のホールの一部が共通電源線1403に掃き出される。

【0182】次にシフトレジスタ1109の第1の並列端子からハイレベルが出力され、リセット用TFT-R1~R3をオン状態とすることにより光電変換素子S1~S3のG電極の電位がGNDに初期化される。そして次にPaのバルスにより共通コンデンサC100~C120の電位が初期化される。共通コンデンサC100~C120の電位が完全に初期化された時点でシフトレジスタ1106がシフトし、第2の並列端子からハイレベルが出力される。これにより、転送用TFT-T4~T6がオン状態になり、第2ブロックの光電変換素子S4~S6の等価的な容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサC100~C120へ転送される。そして第1ブロックの場合と同様にシフトレジ

スタ1107のシフトにより、スイッチングトランジスタT100~T120が順次オン状態となり、共通コンデンサC100~C120に蓄積されている第2ブロックの光信号が順次読み出される。

【0183】第3のブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。

【0184】このように第1ブロックから第3ブロックまでの一連の動作により、原稿の主走査方向における1ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりすなわち入射光量の大小によりアナログ的に出力される。

【0185】又、上記第10及び第11の実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はp層でもよい。この場合上記の第10及び第11の実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア1個の電荷 q は $q < 0$ となる。

【0186】又、上記第11の実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば二次元的なエリアセンサとなり、X線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。

【0187】以上説明したように第11の実施例は第10の実施例に加えて光電変換素子、TFT、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高SN比の光電変換装置が実現できる。

【0188】[実施例12]図33は本実施例の光電変換装置の1ビットの概略的等価回路図であり、図34は図33の光電変換装置を駆動する場合の例を説明するタイミングチャートである。

【0189】図33において図28と同じ番号のものは同じ部材を示す。図33では図28のTFT1700の代わりにコンデンサ1200の一方の電極が光電変換部100に電気的に接続され、コンデンサ1200の他方の電極はリフレッシュ用パルス発生手段Pcに接続されている。

【0190】コンデンサ1200は光電変換部100のリフレッシュ動作においてG電極に正の電位を与えるパルス印加用容量手段として機能する。

【0191】また、1300は検出動作において信号電荷を転送するTFTであり、1400はG電極の電位を初期化する初期化用TFTである。また、四角の点線内は信号検出部を表しており、IC等によって構成されるのが一般的であり、図33においては1つの例として示している。ここで1124は読み出し用コンデンサ、1125は読み出し用コンデンサ1124を初期化するス

イッチ素子、1126はオペアンプである。信号検出部はこの一例に限定するものでなく電流もしくは電荷を直接もしくは積分値で検出できればよい。例えば、信号電荷を読み出し用コンデンサ1124に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ1124及び電位初期化用スイッチ素子1125を省略できる。

【0192】以下、本実施例の光電変換装置の動作の一例を図34を用いて説明する。

【0193】光電変換素子のリフレッシュ動作において、図34に示すようにリフレッシュ用ハイレベルパルスPcをコンデンサ1200のG電極と対向する電極側に加えることによって、Pcのハイレベルパルスを加えた時のみG電極の電位が上昇するように構成している。その為光電変換部100内に留まっていたホールはD電極に掃き出され、光電変換部100はリフレッシュされる。その後、Pcのリフレッシュパルスが立ち下ると同時にコンデンサ1200の対向電極であるG電極の電位も瞬時に下がるため、光電変換部1100中に留まっていたホールのD電極への掃き出しが終了し、光電変換動作になる。実際には光電変換部1100には図34に示すような正の突入電流が発生し次第に減衰していく為、突入電流が流れた後、光電変換動作をはじめ。次にTFT1400はPdの低電位（以下ローレベルともいう）パルスによりオフ状態となりG電極は直流的にオープンになる。しかし実際にはコンデンサ1200の容量及び光電変換部1100の等価的な容量成分や浮遊容量により電位は保たれる。ここで光電変換部1100の光信号が入射していると対応する電流がG電極から流れ出しG電極の電位は上昇する。つまりG電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用TFT1300はPbのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ1124に流れるが、この電荷は光電変換動作で光電変換部100から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ1126を通して検出部により検出される。またこの転送動作の前にはコンデンサ1124の電位はTFT1125のPaのハイレベルパルスによりGND電位に初期化されていることが望ましい。そして転送用TFT1300がオフ状態になると、再びリフレッシュ用TFT1700がPcのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。なお、本実施例においてリフレッシュ手段はコンデンサ1200、ハイレベルパルスPcを印加する手段、及び電源114を含み、信号検出部は図30の点線内の検出手段、TFT1300、及びハイレベルパルスPbを印加する手段を含む。

【0194】本実施例では、リフレッシュ動作においてコンデンサ1200を介して光電変換素子のG電極に正の電位を与え信号電荷の蓄積時の正の突入電流を防いでいる。

【0195】正の突入電流を低減する方法としてはPdの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。

【0196】そこで、本実施例においてはリフレッシュ動作をコンデンサで行い、且つ適当なタイミング設定を行うことにより、例えばPcのパルスの立ち下がりから、PdのG電極電位初期化パルスの立ち下がりまでを約100μ秒で動作させると、図34に示すようにVoとして蓄積される突入電流はほぼゼロになる。よってPdのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部100内に入射した信号光による電荷となり、その信号電圧を読み出すことによりSN比の高い情報を得ることが可能となる。また、Pcのハイレベルパルス(V_{res})を印加した時のG電極の電位Vo(refresh)を計算する。G電極に接続されている浮遊容量及び光電変換素子1100の等価的な容量成分の和をC₀、コンデンサ1200の容量をC_xとすると、Vo(refresh)は次式で表される。

【0197】

$$V_{o(refresh)} = \{C_x / (C_0 + C_x)\} \times V_{res}$$

よって作り込むコンデンサC_xの大きさによってVo(refresh)を自由に変えられることになり、実際に設計する時の自由度も増す。

【0198】以上述べたことから明かなように、コンデンサ1200を介して光電変換素子のG電極に正の電位を与えることで、正の突入電流がほぼ0になった状態で信号電荷の蓄積を行うことができる。

【0199】ここで第2の電極層は透明電極にしていない。又、光電変換部100のi層と第2の電極層との間の注入阻止層はn型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア1個の電荷をqとするとこの場合はq>0となる。

【0200】又、本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はP層でもよい。この場合本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。その様な場合は注入阻止層により注入が阻止されるキャリア1個の電荷qはq<0となる。

【0201】[実施例13] 図35から図37を用いて本発明の第13の実施例を説明する。

【0202】図35は本発明の第13の実施例を説明するための光電変換装置の概略的等価回路図である。但しここでは9個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図36は長尺方向に複数個の画素のある光電変換素子部、リフレッシュ用コンデンサ部、転送用TFT部、リセット用TFT部、配線部の組のうち、1画素分を示

す模式的平面図である。図37は1画素の断面図である。なお図37は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図36と一致していない。またリセット用TFT部1400は図示されていない。又図35から図37において、図33と同一部分には同一符号を付している。

【0203】図36において、光電変換部100は基板側からの光に対する遮光膜を兼ねた下部電極層2を有する。基板側から照射された光は採光用窓17を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部100に入射する。ここで発生したキャリアによる光電流は光電変換部100の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用TFT1300により信号線用マトリクス配線部1500へ転送され、信号処理部（不図示）により電圧として読み取られる。

【0204】図37において各部の層構成を簡単に説明する。

【0205】図中100は光電変換部、1200はリフレッシュ用コンデンサ、1300は転送用TFT、1500は配線部であり、これらは第1の電極層2-1、2-2、2-3、2-4、絶縁層70、i層4、n層5、第2の電極層6-1、6-2、6-3、6-4からなる全5層の共通層の構成をしている。ここで第2の電極層は特に透明電極にしていない。

【0206】また本実施例においても、光電変換部100は第1実施例と同一の構造をしているので、i層4と第2の電極層6-1との間の注入阻止層はn型であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア1個の電荷をqとすると、この場合も $q > 0$ となる。

【0207】次に本実施例の光電変換装置の駆動方法について図35を用いて説明する。

【0208】図35において、光電変換素子S1~S9は3個で1ブロックを構成し、3ブロックで光電変換素子アレイを構成している。光電変換素子S1~S9に対応して各々接続しているリフレッシュ用コンデンサC1~C9、光電変換素子S1~S9のG電極電位を初期化するTFT-R1~R9及び信号電荷転送用TFT-T1~T9も同様である。

【0209】又、光電変換素子S1~S9の各ブロック内で同一順番を有する個別電極は各々転送用TFT-T1~T9を介して、共通線1102~1104の一つに接続されている。詳細に言えば、各ブロックの第1の転送用TFT-T1、T4、T7が共通線1102に、各ブロックの第2の転送用TFT-T2、T5、T8が共通線1103に、そして各ブロックの第3の転送用TFT-T3、T6、T9が共通線1104に各々接続されている。共通線1102~1104は各々スイッチングトランジスタT100~T120を介してアンプ112

6に接続されている。

【0210】又、図35において、共通線1102~1104は各々共通コンデンサC100~C120を介して接地されており、且つスイッチングトランジスタCT1~CT3を介して接地されている。ここで、スイッチングトランジスタCT1~CT3の各ゲート電極は共通に接続され、図34で示したPaのバルスと同様のタイミングでオン状態とすることにより、共通線1102~1104の残留電荷をGNDに放電し、電位の初期化を行う。

【0211】なお、本実施例においてリフレッシュ手段はコンデンサC1~C9、シフトレジスタ1108、及び電源1114を含み、信号検出部は図35中の点線内の検出手段、TFT-T1~T9、及びシフトレジスタ1106を含む。

【0212】次に本実施例の動作を時系列的に説明する。

【0213】まず、光電変換素子S1~S9に信号光が入射するとその強度に応じて電源1114からリフレッシュ用コンデンサC1~C9及び各光電変換部100の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ1106の第1の並列端子からハイレベルが出力され、転送用TFT-T1~T3がオン状態となることでリフレッシュ用コンデンサC1~C3及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサC100~C120へ転送される。続いてシフトレジスタ1107から出力されるハイレベルがシフトして、スイッチングトランジスタT100~T120が順次オン状態となる。これによって共通コンデンサC100~C120に転送された第1ブロックの光信号がアンプ1126を通過して順次読み出される。

【0214】転送用TFT-T1~T3がオフ状態になった後、シフトレジスタ1108の第1の並列端子からハイレベルが出力され、リフレッシュ用コンデンサC1~C3の両端の電位が上昇する。そして光電変換素子S1~S3内のホールが共通電源線1403に掃き出される。

【0215】次にシフトレジスタ1109の第1の並列端子からハイレベルが出力されリセット用TFT-R1~R3をオン状態にすることにより光電変換素子S1~S2のG電極の電位がGNDに初期化される。そして次にPaのバルスにより共通コンデンサC100~C120の電位が初期化される。共通コンデンサC100~C120の電位が完全に初期化された時点でシフトレジスタ1106がシフトし、第2の並列端子からハイレベルが出力される。これにより、転送用TFT-T4~T6がオン状態になり、第2ブロックのリフレッシュ用コンデンサC4~C6及び浮遊容量及びセンサの等価的な容量に蓄積されている信号電荷が共通コンデンサC100~C120へ転送される。そして第1ブロックの場合と同

様にシフトレジスタ1107のシフトにより、スイッチングトランジスタT100~T120が順次オン状態となり、共通コンデンサC100~C120に蓄積されている第2ブロックの光信号が順次読み出される。

【0216】第3ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。

【0217】このように第1ブロックから第3ブロックまでの一連の動作により、原稿の主走査方向における1ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。

【0218】上記本実施例において図37で説明したように、光電変換素子、リフレッシュ用コンデンサ、転送用TFT、リセット用TFT、マトリクス信号配線部が、第1の電極層、絶縁層、i層、n層、第2の電極層を有する全5層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造(MIS構造)であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら同一の層構成は歩留りの向上、低コスト化のために都合がよい。

【0219】又、上記の本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はP層でもよい。この場合上記の本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例1と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア1個の電荷qは $q < 0$ となる。

【0220】又、上記本実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば2次元的なエリアセンサとなり、X線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。

【0221】以上説明したように本実施例は光電変換素子、TFT、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高SN比の光電変換装置が実現できる。

【0222】以上の説明から明らかな様に、本実施例の光電変換素子は実施例で示したものに限定するものではない。つまり第1の電極層、ホール及び電子の移動を阻止する絶縁層、光電変換半導体層、第2の電極層があり、第2の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入が阻止する注入阻止層があればよい。さらに光電変換半導体層は光が入射して電子、ホール対を発生する光電変換機能を持っていればよい。層構成も一層でなく多層で構成してもよく、また連続的に特性が変化していてもよい。

【0223】同様にTFTにおいてもゲート電極、ゲ-

ト絶縁膜、チャネル形成が可能な半導体層、オーミックコンタクト層、主電極があればよい。例えばオーミックコンタクト層はp層でもよく、この場合ゲート電極の制御の電圧を逆にしてホールをキャリアとして使用すればよい。

【0224】また同様に、コンデンサにおいても下部電極層、絶縁層を含んだ中間層、及び上部電極層があればよく、例えば光電変換素子やTFTと特別分離しなくとも各素子の電極部と兼用した構成でもよい。

【0225】またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。

【0226】また光電変換素子そのものに電荷を蓄える機能もあるため特別なコンデンサ無しである一定期間の光情報の積分値を得ることもできる。

【0227】【実施例14】実施例13で説明した図33に示される概略的等価図の光電変換装置は図38に示されるタイミングチャートに示されるタイミングで駆動することができる。

【0228】以下、本実施例である光電変換装置の動作を図38を用いて説明する。

【0229】光電変換素子のリフレッシュ動作において、図38に示すようにリフレッシュ用ハイレベルパルスPcをコンデンサ1200のG電極と対向する電極側に加えることによって、Pcのハイレベルパルスを加えた時のみG電極の電位が上昇するように構成している。その為光電変換部100内に留まっていたホールはD電極に掃き出され、光電変換部100はリフレッシュされる。

【0230】その後、Pcのリフレッシュパルスが立ち下ると同時にコンデンサ1200の対向電極であるG電極の電位も瞬時に下がるため、光電変換部100中に留まっていたホールのD電極への掃き出しが終了し、光電変換動作になる。実際には光電変換部100には図38に示すような正の突入電流が発生し次第に減衰していく為、突入電流が流れた後、光電変換動作をはじめる。

【0231】次にTFT1400はPdの低電位(以下ローレベルともいう)パルスによりオフ状態となりG電極は直流的にオープンになる。しかし実際にはコンデンサ1200の容量及び光電変換部100の等価的な容量成分や浮遊容量により電位は保たれる。ここで光電変換部100の光信号が入射していると対応する電流がG電極から流れ出しG電極の電位は上昇する。

【0232】つまりG電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用TFT1300はPbのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ1124に流れるが、この電荷は光電変換動作で光電変換部100から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ1126を通して検

出部により検出される。またこの転送動作の前にはコンデンサ1124の電位はTFT1125のPaのハイレベルパルスによりGND電位に初期化されていることが望ましい。

【0233】そして転送用TFT1300がオフ状態になると、再びリフレッシュ用TFT1700がPcのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。なお、本実施例においてリフレッシュ手段はコンデンサ1200、ハイレベルパルスPcを印加する手段、及び電源114を含み、信号検出部は図33中の点線内の検出手段、TFT1300、及びハイレベルパルスPbを印加する手段を含んでよい。

【0234】本実施例では、リフレッシュ動作においてコンデンサ1200を介して光電変換素子のG電極に正の電位を与え、そしてその正の電位を所定の電位より小さい電位とすることで図38のIsにおいて実線で示されるごとくない信号電荷の蓄積時の正の突入電流を防いでいる。(尚、所定の電位より大きいと破線のごとくになる。)

正の突入電流を低減する方法としてはPdの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。

【0235】そこで、本発明においてはリフレッシュ動作をコンデンサで行い、且つ適当なタイミング設定を行うことにより、例えばPcのパルスの立ち下がりから、PdのG電極電位初期化パルスの立ち下がりまでを約100μ秒で動作させると、図38に示すようにVoとして蓄積される突入電流はほぼゼロになる。よってPdのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部100内に入射した信号光による電荷となり、その信号電圧を読み出すことによりSN比の高い情報を得ることが可能となる。また、Pcのハイレベルパルス(Vres)を印加した時のG電極の電位Vo(refresh)を計算する。G電極に接続されている浮遊容量及び光電変換部100の等価的な容量成分の和をCo、コンデンサ1200の容量をCxとすると、Vo(refresh)は次式で表される。

【0236】

$$V_o(\text{refresh}) = |C_x / (C_o + C_x)| \times V_{res}$$
 よって作り込むコンデンサCxの大きさによってVo(refresh)を自由に変えられることになり、実際に設計する時の自由度も増す。

【0237】以上述べたことから明らかなように、コンデンサ1200を介して光電変換素子のG電極に正の電位を与えることで、正の突入電流がほぼ0になった状態で信号電荷の蓄積を行うことができるが、さらにコンデンサ1200を介して光電変換素子のG電極に与える電位を調整することで正の突入電流の値を小さくし、減衰

時間を短くすることができる。

【0238】リフレッシュ動作における光電変換素子のD電極及びG電極の電位については、実施例9中において図24乃至図27を用いて詳細に説明したのでここの説明については省略する。

【0239】本実施例では以下の条件で駆動することで優れた特性を得ている。

【0240】光電変換部100のリフレッシュ動作においてG電極の正の電位を与える電源1115の電位Vrgが、D電極に正の電位を与える電源114の電位Voに比べて低くするのである。詳細に言えば、光電変換部100には、i層のエネルギーバンドをフラットにする為にG電極に印加するフラットバンド電圧(VFB)が存在するので実際には、 $V_{rg} < V_D - V_{FB}$ の状態では駆動するのである。

【0241】具体的な動作については実施例10において図29及び図30で詳細に説明してあるのでここの説明は省略する。

【0242】本実施例においては、i層4と絶縁層70の界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。

【0243】コンデンサ1200の容量をCx、G電極に接続されている浮遊容量と光電変換部100の等価的な容量成分の和をCo、及びPcのハイレベルパルスVresとするとリフレッシュ時のG電極電位はVrgは

$$V_{rg} = V_o(\text{refresh}) = |C_x / (C_o + C_x)| \times V_{res}$$
 となるのであり、 $|C_x / (C_o + C_x)| \times V_{res}$ の値がVo - VFBより小さい条件で駆動すれば上記の効果を得ることができ、図38で示したVrg = Vo(refresh) ≥ (Vo - VFB)の条件で得られるVoよりも、更に蓄積された突入電流を減らすことができるのである。

【0244】ここで第2の電極層は透明電極にしていな。又、光電変換部100のi層と第2の電極層との間の注入阻止層はn型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア1個の電荷をqとするとこの場合はq > 0となる。

【0245】又、本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はP層でもよい。この場合本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。その様な場合は注入阻止層により注入が阻止されるキャリア1個の電荷qはq < 0となる。

【0246】[実施例15] 実施例13において説明した光電変換装置を用い、別の駆動を行なった例を説明する。

【0247】本実施例の動作を時系列的に説明する。

【0248】まず、光電変換素子S1～S9に信号光が入射するとその強度に応じて電源114からリフレッシュ用コンデンサC1～C9及び各光電変換部100の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ1106の第1の並列端子からハイレベルが出力され、転送用TFT-T1～T3がオン状態となることでリフレッシュ用コンデンサC1～C3及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサC100～C120へ転送される。続いてシフトレジスタ1107から出力されるハイレベルがシフトして、スイッチングトランジスタT100～T120が順次オン状態となる。これによって共通コンデンサC100～C120に転送された第1ブロックの光信号がアンプ1126を通過して順次読み出される。

【0249】転送用TFT-T1～T3がオフ状態になった後、シフトレジスタ1108の第1の並列端子からハイレベルが出力され、リフレッシュ用コンデンサC1～C3の両端の電位が上昇する。そしてこの時の光電変換素子S1～S3のD電極及びG電極の電位は第1の実施例で説明した条件が用いられる。即ち、リフレッシュ動作時のD電極電位を各々 $V_{D1} \sim V_{D3}$ 、G電極電位を各々 $V_{rG1} \sim V_{rG3}$ 、各光電変換素子のフラットバンド電圧を $V_{FB1} \sim V_{FB3}$ とすると

$$V_{rG1} < V_{D1} - V_{FB1}, \quad V_{rG2} < V_{D2} - V_{FB2}, \quad V_{rG3} < V_{D3} - V_{FB3}$$

となる。そして光電変換素子S1～S3内のホールが共通電源線1403に掃き出される。

【0250】次にシフトレジスタ1109の第1の並列端子からハイレベルが出力されリセット用TFT-R1～R3をオン状態とすることにより光電変換素子S1～S2のG電極の電位がGNDに初期化される。そして次にPaのパルスにより共通コンデンサC100～C120の電位が初期化される。共通コンデンサC100～C120の電位が完全に初期化された時点でシフトレジスタ1106がシフトし、第2の並列端子からハイレベルが出力される。これにより、転送用TFT-T4～T6がオン状態になり、第2ブロックのリフレッシュ用コンデンサC4～C6及び浮遊容量及びセンサの等価的な容量に蓄積されている信号電荷が共通コンデンサC100～C120へ転送される。そして第1ブロックの場合と同様にシフトレジスタ1107のシフトにより、スイッチングトランジスタT100～T120が順次オン状態となり、共通コンデンサC100～C120に蓄積されている第2ブロックの光信号が順次読み出される。リフレッシュ動作時の光電変換素子S4～S6の両電極電位の条件は光電変換素子S1～S3と同様である。

【0251】第3ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。

【0252】このように第1ブロックから第3ブロックまでの一連の動作により、原稿の主走査方向における1

ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。

【0253】本実施例において図37で説明したように、光電変換素子、リフレッシュ用コンデンサ、転送用TFT、リセット用TFT、マトリクス信号配線部が、第1の電極層、絶縁層、i層、n層、第2の電極層からなる全5層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造(MIS構造)であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかし、同一な層構成とすることは歩留りの向上及び低コスト化に都合がよい。

【0254】又、上記の本実施例の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はP層でもよい。この場合上記の本実施例において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例1と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア1個の電荷 q は $q < 0$ となる。

【0255】又、上記本実施例では一次元的なラインセンサを説明したが、ラインセンサを複数配置すれば2次元的なエリアセンサとなり、X線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。

【0256】以上説明したように本実施例は光電変換素子、TFT、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高SN比の光電変換装置が実現できる。

【0257】以上の説明から明らかな様に、本発明の光電変換素子は本実施例で示したものに限定するものではない。つまり第1の電極層、ホール及び電子の移動を阻止する絶縁層、光電変換半導体層、第2の電極層があり、第2の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入が阻止する注入阻止層があればよい。さらに光電変換半導体層は光が入射して電子、ホール対を発生する光電変換機能を持っていればよい。層構成も一層でなく多層で構成してもよく、また連続的に特性が変化していてもよい。

【0258】同様にTFTにおいてもゲート電極、ゲート絶縁膜、チャネル形成が可能な半導体層、オーミックコンタクト層、主電極があればよい。例えばオーミックコンタクト層はp層でもよく、この場合ゲート電極の制御の電圧を逆にしてホールをキャリアとして使用すればよい。

【0259】また同様に、コンデンサにおいても下部電極層、絶縁層を含んだ中間層、及び上部電極層があればよく、例えば光電変換素子やTFTと特別分離しなくと

も各素子の電極部と兼用した構成でもよい。

【0260】またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。

【0261】また光電変換素子そのものに電荷を蓄える機能もあるため特別なコンデンサ無しである一定期間の光情報の積分値を得ることもできる。

【0262】〔実施例16〕図39は実施例16を示す光電変換装置の概略的等価回路図である。ただしここでは9個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図40は図39の等価回路の動作を示すタイミングチャートである。

【0263】光電変換部の構成については実施例13の図36及び図37に示される構成を適用することができる。

【0264】次に本実施例の光電変換装置の駆動方法について図39及び図40を用いて説明する。図39において、光電変換素子S1～S9及び光電変換素子S1～S9に各々接続しているリフレッシュ用コンデンサC1～C9、光電変換素子S1～S9のG電極電位を初期化する（以下G電極リセット用ともいう）TFT-R1～R9及び信号電荷転送用TFT-T1～T9は3個で1ブロックを構成し、3ブロックで各アレイを構成している。

【0265】又、光電変換素子S1～S9の各ブロック内で同一順番を有する個別電極は各々転送用TFT-T1～T9を介して、共通線1102～1104の一つに接続されている。詳細に言えば、各ブロックの第1の転送用TFT-T1、T4、T7が共通線1102に、各ブロックの第2の転送用TFT-T2、T5、T8が共通線1103に、そして各ブロックの第3の転送用TFT-T3、T6、T9が共通線1104に各々接続されている。共通線1102～1104は各々スイッチングトランジスタT100～T120を介してアンプ1126に接続されている。

【0266】又、図39において共通線1102～1104は各々共通コンデンサC100～C120を介して接地されており、且つスイッチングトランジスタCT1～CT3を介して接地されている。

【0267】ここで、スイッチングトランジスタCT1～CT3の各ゲート電極は共通に端子1116へ接続され、端子1116をハイレベルに設定しスイッチングトランジスタCT1～CT3をオン状態とする事により、共通線1102～1104の残留電荷をGNDに放電し、電荷の初期化を行う。又、図39において第1ブロックのリフレッシュ用コンデンサC1～C3のG電極の各対向電極は共通に接続され、第2ブロックの転送用TFT-T4～T6の共通ゲート電極と接続されており、更に第2ブロックのリフレッシュ用コンデンサC4～C

6のG電極の各対向電極は共通に接続され、第3ブロックの転送用TFT-T7～T9の共通ゲート電極及び第1ブロックのG電極リセット用TFT-R1～R3の共通ゲート電極と接続されている。同様に第3ブロックのリフレッシュ用コンデンサC7～C9のG電極の各対向電極は共通に接続され、第2ブロックのG電極リセット用TFT-R4～R6の共通ゲート電極と接続されている。なお、本実施例においてリフレッシュ手段はコンデンサC1～C9、シフトレジスタ1106、及び電源1114を含み、信号検出部は図39点線内の検出手段、TFT-T1～T9、及びシフトレジスタ1106を含んでよい。

【0268】次に本実施例の動作を時系列的に説明する。

【0269】まず、光電変換素子S1～S9に信号光が入射すると、その強度に応じてリフレッシュ用コンデンサC1～C9及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ1106の第1の並列端子からハイレベルが出力され〔図40(a)〕、転送用TFT-T1～T3がオン状態となることで、リフレッシュ用コンデンサC1～C3及び浮遊容量に蓄積されていた電荷が、各々共通コンデンサC100～C120へ転送される。転送用TFT-T1～T3がオン状態となった後、続いてシフトレジスタ1107から出力されるハイレベルがシフトして、スイッチングトランジスタT100～T120が順次オン状態となる〔図40(j)～図40(1)〕。

(1)〕。これによって、共通コンデンサC100～C120に転送された第1ブロックの光信号がアンプ1126を通して順次読み出される。そして次に端子1116がハイレベルとなり〔図40(m)〕、スイッチングトランジスタCT1～CT3がオンする事により共通コンデンサC100～C120の電位が初期化される。共通コンデンサC100～C120の電位が完全に初期化された時点で、シフトレジスタ1106の第2の並列端子からハイレベルが出力され〔図40(d)〕、リフレッシュ用コンデンサC1～C3の両端の電位が上昇する。そして光電変換素子S1～S3内のホールが共通電源線1403に掃き出される。これと同時に第2ブロックの転送用TFT-T4～T6がオン状態になり〔図40(b)〕、第2ブロックのリフレッシュ用コンデンサC4～C6及び浮遊容量に蓄積されている信号電荷が共通コンデンサC100～C120へ転送される。そして第1ブロックの場合と同時にシフトレジスタ1107のシフトにより、スイッチングトランジスタT100～T120が順次オン状態〔図40(j)～図40(1)〕となり、共通コンデンサC100～C120に蓄積されている第2のブロックの光信号が順次読み出され、その後共通コンデンサC100～C120の電位がスイッチングトランジスタCT1～CT3により初期化される〔図40(m)〕。

【0270】次に第1ブロックのリフレッシュ用コンデンサC1～C3の共通電極電位がローレベルになった後シフトレジスタ1106の第3の並列端子からハイレベルが出力され【図40(g)】、G電極リセット用TFT-R1～R3をオン状態にする事により光電変換素子S1～S3のG電極の電位がGNDに初期化される。これと同時に第2ブロックのリフレッシュ用コンデンサC4～C6の両端の電位が上昇する【図40(e)】。又、第3ブロックの転送用TFT-T7～T9も同時にオン状態になり【図40(c)】、第3ブロックのリフレッシュ用コンデンサC7～C9及び浮遊容量に蓄積されている信号電荷が共通コンデンサC100～C120へ転送される。そして第1ブロック及び第2ブロックの場合と同様に、シフトレジスタ1107のシフトにより、スイッチングトランジスタT100～T120が順次オン状態【図40(j)～図40(l)】となり、共通コンデンサC100～C120に蓄積されている第3ブロックの光信号が順次読み出される。その後共通コンデンサC100～C120の電位がスイッチングトランジスタCT1～CT3により初期化される【図40(m)】。

【0271】以下同様にシフトレジスタ1106の第4の並列端子からハイレベルが出力される事により、第2ブロックのG電極リセット用TFT-R4～R6をオン状態へ移行させる【図40(h)】。同時に第3ブロックのリフレッシュ用コンデンサC7～C9の両端の電位を上昇させる【図40(f)】。その後、シフトレジスタ1106の第5の並列端子からハイレベルが出力される事により、第3ブロックのG電極リセット用TFT-R7～R9をオン状態へ移行させる【図40(i)】。

【0272】このように、あるラインにおいて第1ブロックから第3ブロックまでの一連の動作により、原稿の主走査方向における1ライン分の信号を読み取る事が終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。

【0273】以上9個の光電変換素子を3ブロックに分割して1ライン分のセンサアレイを構成する光電変換装置の動作を説明したが、その他のラインを読み取る場合も同様に、電荷転送動作と光信号の読み出し動作が連続して行われる。

【0274】上記本実施例において、図37で説明したように、光電変換素子、リフレッシュ用コンデンサ、TFT、マトリクス配線部が第1の電極層、絶縁層、半導体層、n層、第2の電極層からなる全5層の共通層の構成を有しているが、必ずしもすべての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造(MIS構造)であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら共通の構成とすることは歩留りの向上とそれによる一層の低コスト化を達成することができる。

【0275】又、以上の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はP層でもよい。この場合上記の本実施例において、電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施例と同様の動作結果が得られる。

【0276】又、上記本実施例では、一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば2次元的なエリアセンサとなり、X線撮像装置等の等倍読み取りを行う光電変換装置も、上記実施例で示したブロック分割駆動を用いる事により、構成が可能となる事は言うまでもない。

【0277】以上説明したように本実施例は光電変換素子、コンデンサ、TFT、マトリクス配線部が同一膜構成の為、同一プロセスで同時に形成する事が可能な為、小型化・高歩留りが可能となり、低コストで高SN比の光電変換装置が実現できる。又、従来用いられていたリフレッシュ用電源を1つ削減でき、SN比の高い低コストの光電変換装置を作製できる効果がある。又、複数個の光電変換素子をブロックに分割して、且つ別のブロックにおける2つ以上の動作(例えば、信号転送動作及びセンサリフレッシュ動作及び電位リセット動作)を同一駆動線により同時に駆動可能な為、高速に動作ができ、又装置を小型化できる事により、更に高歩留り、低コストな光電変換装置が実現できる。

【0278】【実施例17】図41は本発明の第17の実施例を説明するための光電変換装置の1ビットの概略的等価回路図である。

【0279】図41において100は光電変換部である。光電変換部の層構成は図4(a)において説明されたものと同じであり従って、Dが透明電極6側、Gが下部電極2側の電極を示している。又、1114はD電極に正の電位(V_D)を与える電源、1115は光電変換素子1100のリフレッシュ動作においてG電極の正の電位(V_{re})を与える電源であり、1700がリフレッシュ用のTFTである。このとき、電源1115は電源1114に比べて低電圧に設定されているのが望ましい。又、1800は信号電荷蓄積用コンデンサであり、光電変換部100と同じ積層構造である。そして蓄積コンデンサのG電極をGNDに接地し、D電極を光電変換部100のG電極と接続してある。更に、1300は検出動作において信号電荷を転送するTFTであり、1400はG電極の電位を初期化するG電極初期化用TFT(以下G電極リセット用TFTともいう)である。又、四角の点線内は検出手段を表わしており、IC等によって構成されるのが一般的であり図41に1つの例を示している。ここで、1124は読み出し用コンデンサ、1125は読み出し用コンデンサを初期化するスイッチ素子、1126はオペアンプである。検出手段はこの1例に限定するものではなく電流もしくは電荷を直接もしくは積分値で検出できればよい。例えば信号電荷を読み出

し用コンデンサ 1124 に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ 1124 及び電位初期化用スイッチ素子 1125 を省略できる。

【0280】以下、上記光電変換装置の動作を図 41 を用いて説明する。

【0281】光電変換素子のリフレッシュ動作において、TFT1700 は P_c の高電位（以下ハイレベルともいう）パルスによってオフ状態からオン状態になり、電源 1115 によって G 電極には正の電位が与えられる。D 電極には電源 1114 により正の電位が与えられており、D 電極の G 電極に対しての電位 V₀₆ は正の電位が与えられたことになる。すると光電変換部 100 内のホールの一部は D 電極に掃き出されリフレッシュされる。次に TFT1400 は P_d のハイレベルパルスによってオフ状態からオン状態になり G 電極は GND 電位が与えられる。このとき V₀₆ は更に大きな正の電位になり、光電変換部 100 は突入電流が流された後、光電変換動作を始める。次に TFT1400 は P_d の低電位（以下ローレベルともいう）パルスによってオフ状態となり G 電極は電荷蓄積コンデンサ 1800 を介して接地された状態になる。ここで光電変換部 100 に光信号が入射していると対応する電流が G 電極から流れ出し G 電極の電位は上昇する。つまり G 電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用 TFT1300 は P_b のハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ 1124 に流れるが、この電荷は光電変換動作で光電変換部 100 から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ 1126 を通して検出手段により検出される。また、この転送動作の前には、コンデンサ 1124 の電位は、TFT1125 の P_a のハイレベルパルスにより GND 電位に初期化されている事が望ましい。そして転送用 TFT1300 がオフ状態になると、再びリフレッシュ用 TFT1700 が P_c のハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。

【0282】これによって SN 比が高く、優れた特性で光電変換することができる。

【0283】[実施例 18] 図 42 は、本発明の第 18 の実施例に係る光電変換装置の 1 ビットの概略的等価回路図である。図 43 は図 42 の光電変換装置を実際に駆動した時のタイミングチャートである。

【0284】ここで図 42 は前述した図 41 に示した構成と対応しており同様の各部については対応箇所に同一符号を付してある。又、図 41 と同様の部分については説明を簡略化もしくは省略する。

【0285】なお、本実施例において、リフレッシュ手段は TFT1700、ハイレベルパルス P_c を印加する手段、電源 1115、及び電源 1114 を含んでよい。

【0286】さらに、信号検出部は図 42 中の点線内の

検出手段、TFT1300、ハイレベルパルス P_b を印加する手段、及び蓄積コンデンサ 1800 を含んでよい。

【0287】図 42 において図 41 と異なる点は、光電変換部 100 の G 電極に接続される蓄積コンデンサ 1800 の端子が D 電極でなく、G 電極である点である。

【0288】次に図 43 において動作を説明する。図 43 において光電変換部 100 の電流 I_s と電流 I_s による G 電極の電位 V₀ の振舞いに注目する。

【0289】図 43 において、P_c のリフレッシュパルスが立ち上がり、光電変換部 100 の G 電極に電圧が印加されると光電変換部 100 の i 層内に留まっていたホールの一部が D 電極に掃き出される。

【0290】次に P_d の G 電極リセットパルスが立ち上がり、光電変換部 100 の G 電極が GND に接地されると i 層内に留まっていた若干の電子は全て D 電極に流れ出す。そして、P_d の G 電極リセットパルスが立ち下がる。P_d のパルスの立ち下がりから信号電荷は蓄積され始めるが、この時蓄積コンデンサ 1800 の電荷蓄積電極は G 電極であり、接地電極が D 電極である為、蓄積コンデンサ 1800 内の i 層 4 のエネルギーバンドはほぼフラットな状態いわゆるフラットバンド状態である。一般に M I S 型コンデンサのフラットバンド状態にする為の絶縁層側へ印加する電圧いわゆるフラットバンド電圧はゼロ又は若干の正の電圧である。よってフラットバンド電圧がゼロの場合は前述したようにコンデンサ 1800 は電荷蓄積開始時から電荷蓄積終了時までデプレッション状態になることはない。又、フラットバンド電圧が若干の正の電圧である場合は図 42 の G 電極リセット用 TFT1400 と GND との間に正のフラットバンドと同等もしくはそれ以上の電圧を有する電源を挿入すれば蓄積コンデンサ 1800 は電荷蓄積開始時から電荷蓄積終了時までデプレッション状態でなくアキュムレーション状態で使用できる。即ち図 41 を用いて説明した光電変換装置における蓄積コンデンサ 1800 を介して流れるリーク電流は生じない。よって蓄積コンデンサ及びその他の浮遊容量に蓄積された電荷は、ほぼすべて光電変換部 100 内に入射した信号光による電荷であり、その信号電圧を読み出すことにより SN 比の高い情報を得ることが可能となる。ここで図 42 に示した四角の点線内の信号検出用の素子は特に限定されるものではなく、電流もしくは電荷を直接もしくは積分値で検出できればよく、又、信号電荷を読み出し用コンデンサ 1124 に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ 1124 及び電位初期化用スイッチ素子 1125 を省略可能であるが、このことは図 41 の光電変換装置の説明で述べたことと同じである。

【0291】このように本実施例においては信号蓄積用コンデンサの絶縁層 70 側の G 電極へ信号電荷を蓄積し、信号蓄積用コンデンサを常にアキュムレーション状

態で用いる事が可能な為、見かけ上信号電荷蓄積用コンデンサを介して信号電荷がリークして生じるリーク電流はほとんどない為、結果的により一層SN比の高い光電変換装置を提供することが可能となる。

【0292】【実施例19】図44から図46を用いて本発明の第19の実施例を説明する。

【0293】図44は本実施例の光電変換装置の概略的等価回路図である。但しここでは9個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図45は長尺方向に複数の画素のある光電変換素子部、蓄積用コンデンサ部、リフレッシュ用TFT部、転送用TFT部、リセット用TFT部、配線部の組のうち、1画素分を示す平面図である。図46は1画素の断面図である。なお図46は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図45と一致していない。また図46においてリセット用TFT部1400は示されていない。又図44から図46において、図42と同一部分には同一符号を付している。

【0294】図45において、光電変換部100は基板側からの光に対する遮光膜を兼ねた下部電極2を有する。基板側から照射された光は採光用窓17を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部100に入射する。ここで発生したキャリアによる光電流は蓄積コンデンサ1800及び光電変換部100の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用TFT1300により信号線用マトリクス配線部1500へ転送され、信号処理部（不図示）により電圧として読み取られる。

【0295】図46において各部の層構成を簡単に説明する。

【0296】図中100は光電変換部、1800は蓄積コンデンサ、1700はリフレッシュ用TFT、1300は転送用TFT、1500は配線部であり、これらは第1の電極層2-1、2-2、2-3、絶縁層70、i層4、n層5、第2の電極層6-1、6-2、6-3、6-4、6-5からなる全5層の共通層の構成をしている。ここで第2の電極層は特に透明電極にはしていない。

【0297】次に第19の実施例である光電変換装置の駆動方法について回路図を用いて説明する。

【0298】図44において、光電変換素子S1～S9は3個で1ブロックを構成し、3ブロックで光電変換素子アレイを構成している。光電変換素子S1～S9に対応して各々接続している蓄積コンデンサD1～D9、リフレッシュ用TFT-F1～F9、光電変換素子S1～S9のG電極電位を初期化するTFT-R1～R9及び信号電荷転送用TFT-T1～T9も同様である。

【0299】又、光電変換素子S1～S9の各ブロック

内で同一順番を有する個別電極は各々転送用TFT-T1～T9を介して、共通線1102～1104の一つに接続されている。詳細に言えば、各ブロックの第1の転送用TFT-T1、T4、T7が共通線1102に、各ブロックの第2の転送用TFT-T2、T5、T8が共通線1103に、そして各ブロックの第3の転送用TFT-T3、T6、T9が共通線1104に各々接続されている。共通線1102～1104は各々スイッチングトランジスタT100～T120を介してアンプ1126に接続されている。

【0300】又、図44において、共通線1102～1104は各々共通コンデンサC100～C120を介して接地されており、且つスイッチングトランジスタCT1～CT3を介して接地されている。ここで、スイッチングトランジスタCT1～CT3の各ゲート電極は共通に接続され、図43で示したPaのパルスと同様のタイミングでオン状態とすることにより、共通線1102～1104の残留電荷をGNDに放電し、電荷の初期化を行う。

【0301】なお、本実施例において光電変換手段はTFT-R1～R9、シフトレジスタ1109、電源114をいう。またリフレッシュ手段はTFT-F1～F9、シフトレジスタ1108、電源1115、電源1114をいう。さらに信号検出部は図44の点線内の検出手段、TFT-T1～T9、シフトレジスタ1106、蓄積コンデンサD1～D9をいう。

【0302】次に第19の実施例の動作を時系列的に説明する。

【0303】まず、光電変換素子S1～S9に信号光が入射するとその強度に応じて各蓄積コンデンサD1～D9及び各光電変換部100の等価的な容量成分及び各浮遊容量に電荷が蓄積される。この時、実施例18でも説明したように蓄積コンデンサD1～D9は、絶縁層側のG電極が電荷蓄積電極になっている為、蓄積コンデンサD1～D9の各i層中の電子及びホールは、G電極上へ流れることがなく、見かけ上のリーク電流は生じることがない。そしてシフトレジスタ1106の第1の並列端子からハイレベルが出力され、転送用TFT-T1～T3がオン状態となることで蓄積コンデンサD1～D3及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサC100～C120へ転送される。続いてシフトレジスタ1107から出力されるハイレベルがシフトして、スイッチングトランジスタT100～T120が順次オン状態となる。これによって、共通コンデンサC100～C120に転送された第1ブロックの光信号がアンプ1126を通過して順次読み出される。

【0304】転送用TFT-T1～T3がオフ状態になった後、シフトレジスタ1108の第1の並列端子からハイレベルが出力され、リフレッシュ用TFT-F1～F3がオン状態となり、光電変換素子S1～S3のG電

極の電位が上昇する。そして、光電変換素子 S1～S3 内のホールの一部が共通電源線 1403 に掃き出される。

【0305】次にシフトレジスタ 1109 の第 1 の並列端子からハイレベルが出力されリセット用 TFT-R1～R3 がオン状態にすることにより光電変換素子 S1～S3 の G 電極の電位が GND に初期化される。そして次に Pa のパルスにより共通コンデンサ C100～C120 の電位が初期化される。共通コンデンサ C100～C120 の電位が完全に初期化された時点でシフトレジスタ 1106 がシフトし、第 2 の並列端子からハイレベルが出力される。これにより、転送用 TFT-T4～T6 がオン状態になり、第 2 ブロックの蓄積コンデンサ D4～D6 及び光電変換素子 S4～S6 の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサ C100～C120 へ転送される。そして第 1 ブロックの場合と同時にシフトレジスタ 1107 のシフトにより、スイッチングトランジスタ T100～T120 が順次オン状態となり、共通コンデンサ C100～C120 に蓄積されている第 2 ブロックの光信号が順次読み出される。

【0306】第 3 ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。

【0307】このように第 1 ブロックから第 3 ブロックまでの一連の動作により、原稿の主走査方向における 1 ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。

【0308】本実施例において図 46 で説明したように、光電変換素子、蓄積コンデンサ、リフレッシュ用 TFT、転送用 TFT、リセット用 TFT、マトリクス信号配線部が、第 1 の電極層、絶縁層、i 層、n 層、第 2 の電極層からなる全 5 層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子及び蓄積コンデンサがこの構造 (MIS 構造) であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら全素子の層構成が共通であることはより一層の歩留りの向上と低コスト化につながる。

【0309】又、実施例 18 又は 19 の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層は P 層でもよい。この場合実施例 18 又は 19 において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば、上記実施例と同様の動作結果が得られる。

【0310】又、実施例 19 では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば 2 次元的なエリアセンサとなり、X 線撮像装置等の等倍読み取りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは

言うまでもない。

【0311】以上説明したように実施例 19 は実施例 18 の効果に加えて光電変換素子、蓄積コンデンサ、TFT、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高 SN 比の光電変換装置が実現できる。

【0312】[実施例 20] 図 47～図 49 を用いて実施例 20 を説明する。

10 【0313】図 47 は本発明の実施例 20 の光電変換装置の概略的等価回路図である。但しここでは実施例 19 と同様に 9 個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。

【0314】図 48 は長尺方向に複数の画素のある光電変換素子部、蓄積コンデンサ兼リフレッシュ用コンデンサ部、転送用 TFT 部、リセット用 TFT 部、配線部の組のうち、1 画素分を示す平面図である。

20 【0315】図 49 は 1 画素の断面図である。なお図 49 は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図 49 と一致していない。また図 49 においてリセット用 TFT 部 1400 は示されていない。尚図 47 から図 49 において、図 42 及び図 44～図 46 と同一部分には同一符号を付している。

【0316】図 48 において、光電変換部 100 は基板側からの光に対する遮光膜を兼ねた下部電極 2 を有する。基板側から照射された光は採光用窓 17 を通して図面に対して垂直な上方に位置する原稿面 (不図示) で反射し、その反射光が光電変換部 100 に入射する。ここで発生したキャリアによる光電流は蓄積用兼リフレッシュコンデンサ 1200 及び光電変換部 100 の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用 TFT 1300 により信号線用マトリクス配線部 1500 へ転送され、信号処理部 (不図示) により電圧として読み取られる。

【0317】図 49 において各部の層構成を簡単に説明する。

【0318】図中 100 は光電変換部、1200 は蓄積用兼リフレッシュ用コンデンサ、1300 は転送用 TFT、1500 は配線部であり、これらは第 1 の電極層 2-1、2-2、2-3、絶縁層 70、i 層 4、n 層 5、第 2 の電極層 6-1、6-2、6-3、6-4 からなる全 5 層の共通層の構成をしている。ここで第 2 の電極層は特に透明電極にはしていないことは実施例 19 と同様である。

【0319】次に本実施例の光電変換装置の駆動方法について回路図を用いて説明する。

50 【0320】図 47 において、光電変換素子 S1～S9 は 3 個で 1 ブロックを構成し、3 ブロックで光電変換素子アレイを構成している。光電変換素子 S1～S9 に対

応して各々接続している蓄積用兼リフレッシュ用コンデンサC1~C9、光電変換素子S1~S9のG電極電位を初期化するTFT-R1~R9及び信号電荷転送用TFT-T1~T9も同様である。

【0321】又、光電変換素子S1~S9の各ブロック内で同一順番を有する個別電極は各々転送用TFT-T1~T9を介して、共通線1102~1104の一つに接続されている。詳細に言えば、各ブロックの第1の転送用TFT-T1、T4、T7が共通線1102に、各ブロックの第2の転送用TFT-T2、T5、T8が共通線1103に、そして各ブロックの第3の転送用TFT-T3、T6、T9が共通線1104に各々接続されている。共通線1102~1104は各々スイッチングトランジスタT100~T120を介してアンプ1126に接続されている。

【0322】又、図47において、共通線1102~1104は各々共通コンデンサC100~C120を介して接地されており、且つスイッチングトランジスタCT1~CT3を介して接地されている。ここで、スイッチングトランジスタCT1~CT3の各ゲート電極は共通に接続され、図43で示したPaのバルスと同様のタイミングでオン状態とすることにより、共通線1102~1104の残留電荷をGNDに放電し、電荷の初期化を行う。

【0323】なお、本実施例において光電変換手段はTFT-R1~R9、シフトレジスタ1109、電源114をいう。またリフレッシュ手段はコンデンサC1~C9、シフトレジスタ1108、電源1114をいう。さらに信号検出部は図47の点線内の検出手段、TFT-T1~T9、シフトレジスタ1106、コンデンサC1~C9をいう。つまり、本実施例においてはコンデンサC1~C9は信号電荷を蓄積するとともに、リフレッシュ手段の一部を構成している。

【0324】次に本実施例の動作を時系列的に説明する。

【0325】まず、光電変換素子S1~S9に信号光が入射するとその強度に応じて各蓄積用兼リフレッシュ用コンデンサC1~C9及び各光電変換部100の等価的な容量成分及び各浮遊容量に電荷が蓄積される。この時、実施例18でも説明したように蓄積用兼リフレッシュ用コンデンサC1~C9は、絶縁層側のG電極が電荷蓄積電極になっている為、蓄積用兼リフレッシュ用コンデンサC1~C9の各i層中の電子及びホールは、G電極上へ流れることがなく、見かけ上のリーク電流は生じることがない。そしてシフトレジスタ1106の第1の並列端子からハイレベルが出力され、転送用TFT-T1~T3がオン状態となることで蓄積用兼リフレッシュ用コンデンサC1~C3及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサC100~C120へ転送される。続いてシフトレジスタ110

7から出力されるハイレベルがシフトして、スイッチングトランジスタT100~T120が順次オン状態となる。これによって、共通コンデンサC100~C120に転送された第1ブロックの光信号がアンプ1126を通過して順次読み出される。

【0326】転送用TFT-T1~T3がオフ状態になった後、シフトレジスタ1108の第1の並列端子からハイレベルが出力され、蓄積用兼リフレッシュ用コンデンサC1~C3の両端の電位が上昇、即ち光電変換素子S1~S3のG電極の電位が上昇する。そして、光電変換素子S1~S3内のホールが共通電源線1403に掃き出される。

【0327】次にシフトレジスタ1109の第1の並列端子からハイレベルが出力されたりセット用TFT-R1~R3がオン状態にすることにより光電変換素子S1~S3のG電極の電位がGNDに初期化される。そして次にPaのバルスにより共通コンデンサC100~C120の電位が初期化される。共通コンデンサC100~C120の電位が完全に初期化された時点でシフトレジスタ1106がシフトし、第2の並列端子からハイレベルが出力される。これにより、転送用TFT-T4~T6がオン状態になり、第2ブロックの蓄積用兼リフレッシュ用コンデンサC4~C6及び光電変換素子S4~S6の等価的な容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサC100~C120へ転送される。そして第1ブロックの場合と同様にシフトレジスタ1107のシフトにより、スイッチングトランジスタT100~T120が順次オン状態となり、共通コンデンサC100~C120に蓄積されている第2ブロックの光信号が順次読み出される。

【0328】第3ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。

【0329】このように第1ブロックから第3ブロックまでの一連の動作により、原稿の主走査方向における1ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。

【0330】本実施例において、光電変換素子、蓄積用兼リフレッシュ用コンデンサ、転送用TFT、リセット用TFT、マトリクス信号配線部が、第1の電極層、絶縁層、i層、n層、第2の電極層からなる全5層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子及び蓄積用兼リフレッシュ用コンデンサがこの構造(MIS構造)であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら共通な構成は歩留りの向上、低コスト化等に都合がよい。

【0331】又、本実施例では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば2次元的なエリアセンサとなり、X線撮像装置等の等倍読み取

りを行う光電変換装置も上記実施例で示したブロック分割駆動を用いることにより、構成が可能となることは実施例 19 と同様である。

【0332】以上説明したように本実施例は実施例 18、19 の効果に加えて、蓄積コンデンサにリフレッシュ機能を持たせることが可能となり、小型化・高歩留りが達成でき、更なる低コストの光電変換装置が実現できる。

【0333】【実施例 21】図 50 は本実施例の光電変換装置の概略的回路図である。

【0334】図 50 において $S11 \sim Smn$ はマトリクス上に配された光電変換素子で下部電極側を G、上部電極側を D で示している。 $C11 \sim Cmn$ は蓄積用コンデンサ、 $T11 \sim Tmn$ は転送用 TFT である。 Vs は読み出し用電源、 Vg はリフレッシュ用電源であり、それぞれのスイッチ SWs 、 SWg を介して全光電変換素子 $S11 \sim Smn$ の G 電極に接続されている。スイッチ SWs はインパクタを介して、スイッチ SWg は直接にリフレッシュ制御回路 RF に接続されており、リフレッシュ期間は SWg が on、その他の期間は SWs が on するよう制御されている。1 画素は 1 個の光電変換素子とそれに並列に接続されたコンデンサ、および TFT で構成され、その信号出力は信号配線 SIG により検出用集積回路 IC に接続されている。本実施例の光電変換装置は計 $m \times n$ 個の画素を m 個のブロックに分け 1 ブロックあたり n 画素の出力を同時に転送しこの信号配線 SIG を通して検出用集積回路 IC によって順次出力に変換され出力される (Vout)。また 1 ブロック内の n 画素を横方向に配置し、 m 個のブロックを順に縦に配置することにより各画素の二次元的に配置している。

【0335】尚、図 50 に示される光電変換装置は図 19 のものと同様な動作をするが本実施例の場合、 Vg の極性と Vs の大きさが異なっている。

【0336】動作について説明する。

【0337】はじめにシフトレジスタ SR1 および SR2 により制御配線 $g1 \sim gm$ 、 $sg1 \sim sgn$ に Hi が印加される。すると転送用 TFT・ $T11 \sim Tmn$ とスイッチ $M1 \sim Mn$ が on し導通し、全光電変換素子 $S11 \sim Smn$ の D 電極は GND 電位になる (積分検出器 Amp の入力端子は GND 電位に設計されているため)。同時にリフレッシュ制御回路 RF が Hi を出力しスイッチ SWg が on し全光電変換素子 $S11 \sim Smn$ の G 電極はリフレッシュ用電源 Vg により絶対値の小さな負電位になる。すると全光電変換素子 $S11 \sim Smn$ はリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路 RF が Lo を出力しスイッチ SWs が on し全光電変換素子 $S11 \sim Smn$ の G 電極は読み取り用電源 Vs により絶対値の大きな負電位になる。すると全光電変換素子 $S11 \sim Smn$ は光電変換モードになり同時にコンデンサ $C11 \sim C33$ は初期化さ

れる。

【0338】上記説明のように本実施例においてのリフレッシュモードにおいて、G 電極の電位は D 電極の電位に対して負電位となっており、G 電極の電位がフラットバンド電圧 V_{FB} に達していない。従って先の実施例中に説明したようにリフレッシュモードにおいて電子が絶縁層と光電変換半導体層の界面に達せず、リフレッシュモード、光電変換モードの違いによる界面欠陥への電子の出入りをさせなくすることが可能となり、突入電流を減らすことができ、SN 比の高い光電変換装置を実現している。本実施例では光電変換素子の D 電極と TFT とを接続し、各光電変換素子の G 電極と共通に接続しているが、逆に G 電極を TFT と接続し、D 電極を共通に接続してもよい。このときの Vg と Vs の極性を逆にすれば同様の動作となる。

【0339】本実施例において全画素を $n \times m$ 個としているが具体的な数は構成するシステムで最適に選ばれよいが、例えば、1 基板を $20\text{ cm} \times 20\text{ cm}$ で構成する場合、 n を 2,000、 m を 2,000 とし、 $m \times n$ 個、つまり 4,000,000 個の光電変換素子を $100\text{ }\mu\text{m}$ ピッチの密度で構成することができる。

【0340】図 50 においてシフトレジスタ SR1 や検出用集積回路 IC はそれぞれ 1 個で表現しているが実際には m 、 n の数により、適当な数で構成する。

【0341】図 51 はシステム全体を表す模式的ブロック図である。6001 は a-Si センサ基板であるこの図では複数のシフトレジスタ SR1 を直列に、また検出用集積回路 IC も複数で駆動している。検出用集積回路 IC の出力は処理回路 6008 内のアナログ-デジタル変換器 6002 に入力されデジタル化される。この出力は固定パターン補正用の引き算器 6003 を介してメモリ 6004 に記憶される。メモリの中の情報はコントローラ 6005 により制御されバッファ 6006 を介し信号処理手段としてのイメージプロセッサに転送され、そこで画像処理される。

【0342】図 52 (a)、図 52 (b) は本発明を X 線検出用の光電変換装置に適用した場合の模式的構成図及び模式断面図である。

【0343】光電変換素子と TFT は a-Si センサ基板 6011 内に複数個形成され、シフトレジスタ SR1 と検出用集積回路 IC が実装されたフレキシブル回路基板 6010 が接続されている。フレキシブル回路基板 6010 の逆側は回路基板 PCB1、PCB2 に接続されている。前記 a-Si センサ基板 6011 の複数枚が基台 6012 の上に接着され大型の光電変換装置を構成する基台 6012 の下には処理回路 6018 内のメモリ 6014 を X 線から保護するため鉛板 6013 が実装されている。a-Si センサ基板 6011 上には X 線を可視光に変換するための蛍光体 6030 たとえば CsI が、塗布または貼り付けされている。前述の図 19、図 20

で説明したX線検出方法と同じ原理に基づき、X線を検出することができる。本実施例では図52(b)に示されるように全体をカーボンファイバー製のケース6020に収納している。

【0344】図53は本発明の光電変換装置のX線診断システムへの応用例を示したものである。

【0345】X線チューブ6050で発生したX線6060は患者あるいは被験者6061の胸部6062を透過し、蛍光体を上部に実装した光電変換装置6040に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得るこの情報はデジタルに変換されイメージプロセッサ6070により画像処理され制御室のディスプレイ6080で観察できる。

【0346】また、この情報は電話回線6090等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ6081に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ6100によりフィルム6110に記録することもできる。

【0347】

【発明の効果】以上詳述したように、本発明によればSN比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。

【0348】又、本発明によれば歩留りが高く、生産が容易な光電変換装置を提供することができる。

【0349】加えて、本発明によれば、TFTと同一プロセスで形成することが可能で、作製プロセスの複雑化を生じさせることがなく、低コストで作製可能な光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。

【0350】本発明によれば、光電変換装置内の光電変換部（光電変換素子）は注入阻止層が一カ所のみで光の入射量を検出することができ、プロセスの最適化が容易で、歩留まりの向上が図れ、製造コストの低減が可能で、SN比の高い低コストの光電変換装置を提供することができる。更に、第一の電極層／絶縁層／光電変換半導体層においてトンネル効果や、ショットキーバリアを利用していないため、電極材料は自由に選択でき、絶縁層の厚さやその他の制御も自由度が高い。また同時に形成する薄膜電界効果トランジスタ（TFT）等のスイッチ素子および容量素子とはマッチングが良く、同一膜構成のため共通な膜として同時に形成可能かつ光電変換素子、TFT共に重要な膜構成は同一真空内で同時に形成可能であり、さらに光電変換装置を高SN化、低コスト化することができる。

【0351】また光電変換素子自身に光情報をキャリア

として蓄え、同時にリアルタイムに電流を流す性質を持つため簡単な構成で複合的な機能を持つ光電変換装置を提供できる。またコンデンサも中間層に絶縁層を含んでおり良好な特性で形成でき光電変換素子で得られた光情報の積分値を簡単な構成で出力できる高機能の光電変換装置が提供できる。

【0352】また本発明では光電変換素子のリフレッシュ動作において、コンデンサ等の容量を介して行うことも可能で、印加電圧を下げた瞬間に突入電流を発生させることが可能となる。結果的にTFTを用いてリフレッシュを行う場合に比べて、蓄積される突入電流が大幅に削減されよりSN比の高い低コストの光電変換装置を提供することができる。

【0353】また光電変換素子のリフレッシュ動作において、例えば光電変換素子の半導体注入阻止層がn型の場合即ち注入が阻止されるキャリアの電荷qが正の場合、D電極の電位をG電極の電位より高くする $| (V_{rg} \cdot q) < (V_D \cdot q - V_{FB} \cdot q) |$ ことにより、絶縁層と光電変換半導体層との界面欠陥への電子の出入りをさせなくすることが可能となり、逆に光電変換素子の半導体注入阻止層p型の場合即ち注入が阻止されるキャリアの電荷qが負の場合、D電極の電位をG電極の電位より低くする $| (V_{rg} \cdot q) < (V_D \cdot q - V_{FB} \cdot q) |$ ことにより、絶縁層と光電変換半導体層との界面欠陥への電子の出入りをさせなくすることが可能となるため、突入電流を減らすことができ、更にSN比の高い低コストの光電変換装置を提供することができる。

【0354】また信号電荷蓄積用容量素子の積層構造を光電変換素子と同一にし、更にこの信号電荷蓄積用容量素子の絶縁層側の電極に蓄積することにより、信号電荷蓄積用容量素子を常にアキュムレーション状態で用いる事が可能となり、見かけ上信号電荷蓄積用容量素子を介して信号電荷がリークして生じるリーク電流を減らすことができ、SN比の高い低コストの光電変換装置を提供できる。

【0355】又、複数の光電変換素子をブロックに分割して、且つ別のブロックにおける信号転送動作とリフレッシュ動作を同一駆動線により同時に駆動することが可能な為、読み取り動作を高速に行うことができ、更に装置が小型化できる為、高歩留り、低コストな光電変換装置を提供することが可能となる。

【0356】また上記したような優れた特性を有する光電変換装置を利用することでより低コストで大面積・高機能・高特性のファクシミリやX線レントゲン装置を提供できる。

【0357】尚、本発明は上記説明した構成や上記実施例に限定されるものではなく、本発明の主旨の範囲において適宜、変形組合せが可能であることはいうまでもない。

【図面の簡単な説明】

【図 1】本発明の光電変換部の構成例を説明するための模式的断面図 (a) 及び概略的回路図 (b) である。

【図 2】TFT の構成例を説明するための模式的断面図である。

【図 3】TFT のゲート絶縁膜の厚さと歩留りの関係の一例を説明するための図である。

【図 4】光センサの構成の一例を説明するための模式的断面図である。

【図 5】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。

【図 6】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 7】検出部の構成例を説明するための概略的回路図である。

【図 8】本発明の光電変換装置を説明するための概略的回路図である。

【図 9】本発明の光電変換部の一例を説明するための模式的断面図である。

【図 10】本発明の光電変換部を含む光電変換装置の構成例を説明するための模式的断面図 (a) 及び概略的回路図 (b) である。

【図 11】本発明の光電変換部を含む光電変換装置の構成例を説明するための模式的断面図 (a) 及び概略的回路図 (b) である。

【図 12】本発明の光電変換装置を説明するための概略的回路図である。

【図 13】本発明の光電変換装置の一例を説明するための模式的平面図 (a)、及び模式的断面図 (b) である。

【図 14】本発明の光電変換装置を説明するための概略的回路図である。

【図 15】本発明の光電変換装置の一例を説明するための模式的平面図 (a)、及び模式的断面図 (b) である。

【図 16】本発明の光電変換装置を説明するための概略的回路図である。

【図 17】本発明の光電変換装置の一例を説明するための模式的平面図 (a)、及び模式的断面図 (b) である。

【図 18】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 19】本発明の光電変換装置を説明するための概略的回路図である。

【図 20】本発明の光電変換装置の一例を説明するための模式的平面図 (a)、及び模式的断面図 (b) である。

【図 21】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 22】光電変換装置の実装例を説明するための模式的配置構成図である。

【図 23】光電変換装置の実装例を説明するための模式的配置構成図である。

【図 24】本発明の光電変換装置を説明するための概略的回路図である。

【図 25】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 26】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。

【図 27】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。

【図 28】本発明の光電変換装置を説明するための概略的回路図である。

【図 29】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 30】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。

【図 31】本発明の光電変換装置を説明するための概略的回路図である。

【図 32】本発明の光電変換装置の一例を説明するための模式的平面図である。

【図 33】本発明の光電変換装置を説明するための概略的回路図である。

【図 34】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 35】本発明の光電変換装置を説明するための概略的回路図である。

【図 36】本発明の光電変換装置の一例を説明するための模式的平面図である。

【図 37】本発明の光電変換装置の一例を説明するための模式的断面図である。

【図 38】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 39】本発明の光電変換装置を説明するための概略的回路図である。

【図 40】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 41】本発明の光電変換装置を説明するための概略的回路図である。

【図 42】本発明の光電変換装置を説明するための概略的回路図である。

【図 43】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。

【図 44】本発明の光電変換装置を説明するための概略的回路図である。

【図 45】本発明の光電変換装置の一例を説明するための模式的平面図である。

【図 46】本発明の光電変換装置の一例を説明するための模式的断面図である。

【図 47】本発明の光電変換装置を説明するための概略的回路図である。

【図48】本発明の光電変換装置の一例を説明するための模式的平面図である。

【図49】本発明の光電変換装置の一例を説明するための模式的断面図である。

【図50】本発明の光電変換装置を説明するための概略的回路図である。

【図51】本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。


【図52】X線検出用装置に適用した場合の一例を説明する模式的構成図(a)、模式的断面図(b)である。

【図53】本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。


【符号の説明】

S11~S33	光電変換素子
C11~C33	蓄積用コンデンサ
T11~T33	転送用TFT
6010	フレキシブル回路基板
6011	a-Siセンサ基板
6012	基台
6013	鉛板
6014	メモリ
6018	処理回路
6020	ケース
6030	蛍光体



【図1】




(b)





【図2】




【図4】




【図5】




【図6】




【図7】




【図9】




【図8】




【図12】



【図10】





【図11】




【図15】


【図13】




【図 14】




【図 16】




【図 18】




【図 21】




【図 17】




【図 20】



【図 19】




【図 22】




【図 27】


$$V_{rG} \geq V_D - V_{FB}$$



【図 29】




【図 28】




【図 30】


$$V_{rG} < V_D - V_{FB}$$




【図31】




【図32】




【図33】




【図34】




【図42】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図43】



【図45】




【図44】




Technical drawing of a multi-layered structure, likely a cross-section of a composite material or a building component. The drawing shows five distinct sections labeled 6-1, 6-2, 6-3, 6-4, and 6-5. Each section is composed of multiple layers, with the top layer being a solid material and the underlying layers being a porous or granular material. The sections are separated by vertical dashed lines. Dimensions are indicated above the sections: 1100 for 6-1, 1800 for 6-2, 1700 for 6-3, 1300 for 6-4, and 1500 for 6-5. On the left side, there are labels 5, 4, and 70. On the right side, there are labels 2-1, 2-2, and 2-3. The bottom layer is a solid material, and the top layer is a solid material.

Fig. 1. Schematic diagram of the structure of the device. The diagram shows a cross-section of a device with four main components labeled 6-1, 6-2, 6-3, and 6-4. Below these are layers 5, 4, and 70. The device is mounted on a base with layers 2-4, 2-2, and 2-3. Dimensions 1100, 1200, 1300, and 1500 are indicated above the components.


【図 50】



【図 5 2】



【図53】



フロントページの続き

(31)優先権主張番号 特願平6-196642
 (32)優先日 平成6年8月22日(1994. 8. 22)
 (33)優先権主張国 日本(JP)
 (31)優先権主張番号 特願平6-196643
 (32)優先日 平成6年8月22日(1994. 8. 22)
 (33)優先権主張国 日本(JP)
 (31)優先権主張番号 特願平6-196644
 (32)優先日 平成6年8月22日(1994. 8. 22)
 (33)優先権主張国 日本(JP)
 (31)優先権主張番号 特願平6-196645
 (32)優先日 平成6年8月22日(1994. 8. 22)
 (33)優先権主張国 日本(JP)

(31)優先権主張番号 特願平6-196648
 (32)優先日 平成6年8月22日(1994. 8. 22)
 (33)優先権主張国 日本(JP)
 (31)優先権主張番号 特願平6-196670
 (32)優先日 平成6年8月22日(1994. 8. 22)
 (33)優先権主張国 日本(JP)
 (72)発明者 竹田 慎市
 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
 (72)発明者 水谷 英正
 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
 (72)発明者 板橋 哲
 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内